-
公开(公告)号：CN106886177A
公开(公告)日：2017-06-23
申请号：CN201611169624.1
申请日：2016-12-16
Applicant: 北京华航无线电测量研究所
IPC: G05B19/042
CPC classification number: G05B19/0423 , G05B2219/21037
Abstract: 本发明涉及一种雷达信号处理系统，所述FPGA预处理模块，用于对雷达信息进行预处理；所述DSP处理阵列，用于对预处理后的雷达信息进行处理；所述多模加载模块，用于根据不同指令将不同的预处理程序加载到FPGA预处理模块；所述功耗管理模块，用于对系统的电源功耗进行管理；所述状态监管模块，用于将所述系统的状态信息发送到雷达系统的主控单元，并接收所述主控单元的反馈信息。该系统采用FPGA+DSP的硬件处理架构，发挥FPGA和DSP的各自特点，完成复杂雷达信息处理算法实时运算，可实现密集信息处理最大效费比；采用DDR3和高速SRAM技术解决了DSP和FPGA的内存瓶颈问题。
-
公开(公告)号：CN106612120A
公开(公告)日：2017-05-03
申请号：CN201611169622.2
申请日：2016-12-16
Applicant: 北京华航无线电测量研究所
Abstract: 本发明提供了一种用于SAR成像系统的CRC32校验方法，所述方法包括：数据中转模块FPGA检测到控制模块DSP发送的数据包后，按预定的数据发送速率向图传系统发送SAR图像数据包，用所述预定的数据发送速率3倍的速率进行CRC32校验值的计算，同时将计算得到的CRC32校验值和SAR图像数据包一起发送给图传系统；数据中转模块FPGA按三次重传机制向图传系统发送SAR图像数据包和CRC32校验值；所述图传系统在接收SAR图像数据包的同时，使用接收到的CRC32校验值进行CRC32校验。本发明合理设计流水线和处理速率，优化处理架构，大大减少了系统内部缓存的使用。
-
Patent Agency Ranking
公开(公告)号：CN106886177B
公开(公告)日：2020-07-17
申请号：CN201611169624.1
申请日：2016-12-16
Applicant: 北京华航无线电测量研究所
IPC: G05B19/042
Abstract: 本发明涉及一种雷达信号处理系统，所述FPGA预处理模块，用于对雷达信息进行预处理；所述DSP处理阵列，用于对预处理后的雷达信息进行处理；所述多模加载模块，用于根据不同指令将不同的预处理程序加载到FPGA预处理模块；所述功耗管理模块，用于对系统的电源功耗进行管理；所述状态监管模块，用于将所述系统的状态信息发送到雷达系统的主控单元，并接收所述主控单元的反馈信息。该系统采用FPGA+DSP的硬件处理架构，发挥FPGA和DSP的各自特点，完成复杂雷达信息处理算法实时运算，可实现密集信息处理最大效费比；采用DDR3和高速SRAM技术解决了DSP和FPGA的内存瓶颈问题。
-
公开(公告)号：CN106598603A
公开(公告)日：2017-04-26
申请号：CN201611169626.0
申请日：2016-12-16
Applicant: 北京华航无线电测量研究所
IPC: G06F9/44
CPC classification number: G06F9/4403
Abstract: 本发明涉及一种用于信号处理系统的待机方法，所述方法包括：主控单元的处理模块自加载程序后，接收到弹上综控机待机指令，与主控单元的控制模块配合完成信号处理系统的待机，从而使信号处理系统进入待机状态；待机时，主控单元的控制模块读取解析总线上的唤醒指令，控制完成信号处理系统的上电；信号处理系统上电后，主控单元对整个系统进行上电自检，若自检过程中出现问题，则重新进行一次唤醒和自检；若三次自检均不成功，则向综控机发送唤醒失败状态标识数据。该方法突破了高性能信号处理系统不能长时间待机的瓶颈问题，同时，精简了高性能信号处理系统热控管理方法，减少了高昂价格热控材料的使用，降低了成本。
-
公开(公告)号：CN114442044A
公开(公告)日：2022-05-06
申请号：CN202011219891.1
申请日：2020-11-05
Applicant: 北京华航无线电测量研究所
Abstract: 本发明公开一种节省FPGA RAM资源的脉冲压缩方法，步骤包括，将雷达系统接收的回波输入到FFT IP核中，配置FFT所需的处理点数，选择数据为按bit逆序输出；读取逆序的匹配滤波系数，然后与FFT IP核的输出结果进行复乘；将复乘之后的逆序复乘结果输入到IFFT模块，利用频域抽取的计算方法计算IFFT，得到正序输出的IFFT结果，完成脉冲压缩。本发明通过采用频域抽取的IFFT处理方法，使得IFFT可以做到逆序输入正序输出，解决了FFTIP核只能正序输入的弊端，因此无需再使用额外的RAM资源进行逆序到正序的转换，节省了FPGA所需使用的RAM资源，同时，由于减少了数据转序的过程，也可以提高脉冲压缩算法运行的速率，减少信号处理运行时间，提高雷达的实时性。
-
公开(公告)号：CN106598603B
公开(公告)日：2020-10-09
申请号：CN201611169626.0
申请日：2016-12-16
Applicant: 北京华航无线电测量研究所
IPC: G06F9/4401
Abstract: 本发明涉及一种用于信号处理系统的待机方法，所述方法包括：主控单元的处理模块自加载程序后，接收到弹上综控机待机指令，与主控单元的控制模块配合完成信号处理系统的待机，从而使信号处理系统进入待机状态；待机时，主控单元的控制模块读取解析总线上的唤醒指令，控制完成信号处理系统的上电；信号处理系统上电后，主控单元对整个系统进行上电自检，若自检过程中出现问题，则重新进行一次唤醒和自检；若三次自检均不成功，则向综控机发送唤醒失败状态标识数据。该方法突破了高性能信号处理系统不能长时间待机的瓶颈问题，同时，精简了高性能信号处理系统热控管理方法，减少了高昂价格热控材料的使用，降低了成本。
-
公开(公告)号：CN106612120B
公开(公告)日：2020-03-27
申请号：CN201611169622.2
申请日：2016-12-16
Applicant: 北京华航无线电测量研究所
Abstract: 本发明提供了一种用于SAR成像系统的CRC32校验方法，所述方法包括：数据中转模块FPGA检测到控制模块DSP发送的数据包后，按预定的数据发送速率向图传系统发送SAR图像数据包，用所述预定的数据发送速率3倍的速率进行CRC32校验值的计算，同时将计算得到的CRC32校验值和SAR图像数据包一起发送给图传系统；数据中转模块FPGA按三次重传机制向图传系统发送SAR图像数据包和CRC32校验值；所述图传系统在接收SAR图像数据包的同时，使用接收到的CRC32校验值进行CRC32校验。本发明合理设计流水线和处理速率，优化处理架构，大大减少了系统内部缓存的使用。
-
-
-
-
-
-
Search Results
7
records
(took 0.025 seconds)
