中介层和包括中介层的半导体封装

    公开(公告)号:CN114639666A

    公开(公告)日:2022-06-17

    申请号:CN202111118348.7

    申请日:2021-09-23

    Abstract: 可以提供一种半导体封装,包括:第一封装基板;位于第一封装基板上的第一半导体芯片;位于第一封装基板上且与第一半导体芯片横向间隔开的第一导电连接器;位于第一半导体芯片上且通过第一导电连接器电连接至第一封装基板的中介层基板,该中介层基板包括与第一半导体芯片重叠的第一部分和位于第一部分中的多个上导电焊盘;位于中介层基板的第一部分的下表面上且定位成在平面图中不与多个上导电焊盘重叠的多个间隔物;以及位于中介层基板和第一封装基板之间的绝缘填充物。

    半导体存储器件
    3.
    发明公开

    公开(公告)号:CN118843311A

    公开(公告)日:2024-10-25

    申请号:CN202410163557.0

    申请日:2024-02-05

    Abstract: 提供了一种能够改善元件的性能和可靠性的半导体存储器件。该半导体存储器件包括:衬底,包括单元区域和外围区域;在衬底中的单元区域隔离层,将单元区域与外围区域隔离;隔离有源区域,被单元区域隔离层围绕;位线结构,在单元区域上,包括单元导线;以及单元栅电极,在单元区域的衬底中,与单元导线交叉。

    制造半导体封装件的方法

    公开(公告)号:CN109273368A

    公开(公告)日:2019-01-25

    申请号:CN201810779981.2

    申请日:2018-07-16

    Abstract: 本发明公开一种制造半导体封装件的方法。至少一个半导体芯片安装在封装衬底上。绝缘模制层在其中形成有导电连接构件的区中形成在具有至少一个凹槽的半导体芯片的两侧处,所述凹槽在模制层内界定一个或多个突出部。中间层定位在具有导电连接构件的突出部上,所述导电连接构件在封装的上表面上的导电垫与封装衬底的下表面上的导电垫之间进行连接并提供电连接。突出部可通过在中间层的下表面与封装衬底的上表面之间界定垂直间距来将中间层定位在垂直方向上。突出部还可将中间层定位在一个或多个水平方向上及/或在将中间层连接到封装衬底期间防止实质性移动。底部填充树脂层可被注入到中间层与封装衬底之间的其余空间中。

    制造半导体封装件的方法

    公开(公告)号:CN109273368B

    公开(公告)日:2023-07-21

    申请号:CN201810779981.2

    申请日:2018-07-16

    Abstract: 本发明公开一种制造半导体封装件的方法。至少一个半导体芯片安装在封装衬底上。绝缘模制层在其中形成有导电连接构件的区中形成在具有至少一个凹槽的半导体芯片的两侧处,所述凹槽在模制层内界定一个或多个突出部。中间层定位在具有导电连接构件的突出部上,所述导电连接构件在封装的上表面上的导电垫与封装衬底的下表面上的导电垫之间进行连接并提供电连接。突出部可通过在中间层的下表面与封装衬底的上表面之间界定垂直间距来将中间层定位在垂直方向上。突出部还可将中间层定位在一个或多个水平方向上及/或在将中间层连接到封装衬底期间防止实质性移动。底部填充树脂层可被注入到中间层与封装衬底之间的其余空间中。

    半导体封装件
    7.
    发明公开
    半导体封装件 审中-公开

    公开(公告)号:CN118248640A

    公开(公告)日:2024-06-25

    申请号:CN202311682035.3

    申请日:2023-12-08

    Abstract: 一种半导体封装件包括:下重分布布线层,其具有第一区域和与第一区域相邻的第二区域并且包括第一重分布布线;半导体芯片,其在下重分布布线层的第一区域上并且电连接到第一重分布布线;密封构件,其位于下重分布布线层上在半导体芯片的侧表面上;多个垂直导电结构,其在下重分布布线层的第二区域上穿透密封构件,并且电连接到第一重分布布线;在半导体芯片上的标记图案;种子层焊盘,其在垂直导电结构的各自的端部上,该端部在密封构件的上表面被密封构件暴露;以及上重分布布线层,其在密封构件和标记图案上并且包括第二重分布布线。

Patent Agency Ranking