公开(公告)号：CN103811472A

公开(公告)日：2014-05-21

申请号：CN201310541222.X

申请日：2013-11-05

Applicant: 三星电子株式会社

Inventor： 朴秀贞

IPC: H01L23/552 ,  H01L23/31 ,  H01L21/56

CPC classification number: H01L23/552 ,  H01L24/73 ,  H01L25/105 ,  H01L2224/13025 ,  H01L2224/131 ,  H01L2224/14181 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48227 ,  H01L2224/73204 ,  H01L2224/73253 ,  H01L2224/73265 ,  H01L2224/92125 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06565 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2924/1431 ,  H01L2924/1434 ,  H01L2924/15311 ,  H01L2924/15331 ,  H01L2924/18161 ,  H01L2924/3025 ,  H01L2924/00012 ,  H01L2924/014 ,  H01L2924/00

Abstract: 公开了半导体封装件和制造半导体封装件的方法。半导体封装件包括具有芯片安装区域和外围区域的安装基板、安装在安装基板的芯片安装区域上的第一半导体芯片、安装在基板上用以覆盖至少一部分第一半导体芯片的第一模制部件、穿过至少一部分第一模制部件的多个第一导电连接部件、分别与设在安装基板的外围区域上的多个接地焊盘电连接的第一导电连接部件、以及覆盖第一半导体芯片并且包括与第一导电连接部件电连接的石墨层的电磁干扰屏蔽部件。

公开(公告)号：CN103545266A

公开(公告)日：2014-01-29

申请号：CN201310286782.5

申请日：2013-07-09

Applicant: 三星电子株式会社

Inventor： 金钟局 ,  朴寿珉 ,  朴秀贞 ,  白宝娜 ,  任浩赫 ,  张炳旭 ,  郑允河

IPC: H01L23/13 ,  H01L23/522 ,  H01L21/58 ,  H01L21/60

CPC classification number: H01L23/3107 ,  H01L21/56 ,  H01L21/561 ,  H01L21/565 ,  H01L23/13 ,  H01L23/3128 ,  H01L23/49811 ,  H01L23/49816 ,  H01L23/5386 ,  H01L24/97 ,  H01L25/0657 ,  H01L25/105 ,  H01L2224/16225 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/73253 ,  H01L2224/73265 ,  H01L2224/97 ,  H01L2225/0651 ,  H01L2225/06517 ,  H01L2225/06558 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2225/1076 ,  H01L2924/12042 ,  H01L2924/15151 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/18301 ,  H01L2924/00014 ,  H01L2224/85 ,  H01L2224/81 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 提供了半导体封装件及其制造方法。封装件基底包括孔，所述孔可用于在无任何孔隙的情况下形成成型层。成型层可以被部分地去除以暴露下导电图案。因此，能够改善焊料焊球的可布线性。

公开(公告)号：CN107958889B

公开(公告)日：2023-04-18

申请号：CN201710953285.4

申请日：2017-10-13

Applicant: 三星电子株式会社

Inventor： 朴秀贞 ,  白宝娜 ,  金庸镐

IPC: H01L23/488

Abstract: 一种半导体装置包括半导体芯片、设置在所述半导体芯片上的接垫以及设置在半导体芯片上的绝缘图案。所述绝缘图案具有暴露出所述接垫的开口，且在所述开口中设置有导电图案，所述导电图案耦合到所述接垫。当在平面图中观察时，所述接垫的两个相对的端部与所述导电图案间隔开，且所述导电图案的两个相对的端部与所述接垫间隔开。另外，当在平面图中观察时，所述导电图案包括第一导电图案及第二导电图案，所述第一导电图案的长度平行于第一方向，所述第二导电图案的长度平行于第二方向。所述第一方向与所述第二方向相对于彼此斜交。

公开(公告)号：CN103634530A

公开(公告)日：2014-03-12

申请号：CN201310378785.1

申请日：2013-08-27

Applicant: 三星电子株式会社

Inventor： 李石根 ,  孙常伦 ,  安善妵 ,  朴秀贞 ,  金絃秀 ,  柳京洙

IPC: H04N5/235 ,  H04N5/238

CPC classification number: H04N5/2353 ,  H04N1/2141 ,  H04N1/215 ,  H04N1/387 ,  H04N5/2351 ,  H04N5/2356 ,  H04N5/2625 ,  H04N5/353

Abstract: 提供了一种控制拍摄装置的方法，所述方法包括：根据用户的输入来设置第一曝光时间；根据照度和第一曝光时间来确定执行拍摄的次数；连续捕捉多个静止图像达执行所述拍摄的次数；以及通过组合捕捉的多个静止图像来生成与第一曝光时间相对应的结果图像。

公开(公告)号：CN107958889A

公开(公告)日：2018-04-24

申请号：CN201710953285.4

申请日：2017-10-13

Applicant: 三星电子株式会社

Inventor： 朴秀贞 ,  白宝娜 ,  金庸镐

IPC: H01L23/488

Abstract: 一种半导体装置包括半导体芯片、设置在所述半导体芯片上的接垫以及设置在半导体芯片上的绝缘图案。所述绝缘图案具有暴露出所述接垫的开口，且在所述开口中设置有导电图案，所述导电图案耦合到所述接垫。当在平面图中观察时，所述接垫的两个相对的端部与所述导电图案间隔开，且所述导电图案的两个相对的端部与所述接垫间隔开。另外，当在平面图中观察时，所述导电图案包括第一导电图案及第二导电图案，所述第一导电图案的长度平行于第一方向，所述第二导电图案的长度平行于第二方向。所述第一方向与所述第二方向相对于彼此斜交。

公开(公告)号：CN103545266B

公开(公告)日：2017-08-01

申请号：CN201310286782.5

申请日：2013-07-09

Applicant: 三星电子株式会社

Inventor： 金钟局 ,  朴寿珉 ,  朴秀贞 ,  白宝娜 ,  任浩赫 ,  张炳旭 ,  郑允河

IPC: H01L23/13 ,  H01L23/522 ,  H01L21/58 ,  H01L21/60

CPC classification number: H01L23/3107 ,  H01L21/56 ,  H01L21/561 ,  H01L21/565 ,  H01L23/13 ,  H01L23/3128 ,  H01L23/49811 ,  H01L23/49816 ,  H01L23/5386 ,  H01L24/97 ,  H01L25/0657 ,  H01L25/105 ,  H01L2224/16225 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/73253 ,  H01L2224/73265 ,  H01L2224/97 ,  H01L2225/0651 ,  H01L2225/06517 ,  H01L2225/06558 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2225/1076 ,  H01L2924/12042 ,  H01L2924/15151 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/18301 ,  H01L2924/00014 ,  H01L2224/85 ,  H01L2224/81 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 提供了半导体封装件及其制造方法。封装件基底包括孔，所述孔可用于在无任何孔隙的情况下形成成型层。成型层可以被部分地去除以暴露下导电图案。因此，能够改善焊料焊球的可布线性。

公开(公告)号：CN118159030A

公开(公告)日：2024-06-07

申请号：CN202311213244.3

申请日：2023-09-19

Applicant: 三星电子株式会社

Inventor： 金炯永 ,  朴秀贞 ,  全惠颂 ,  表炫坤 ,  金益秀

IPC: H10B41/41 ,  H10B41/20 ,  H10B41/35 ,  H10B43/40 ,  H10B43/35 ,  H10B43/20

Abstract: 提供了制造半导体装置的方法。所述方法可以包括：在具有垂直堆叠结构的半导体装置中，在沉积牺牲金属层之前，在基底模制件的侧壁上选择性地沉积碳层。

公开(公告)号：CN115966546A

公开(公告)日：2023-04-14

申请号：CN202211244826.3

申请日：2022-10-12

Applicant: 三星电子株式会社

Inventor： 金䪸起 ,  白承德 ,  朴秀贞 ,  李赫宰

IPC: H01L23/498 ,  H01L23/482 ,  H01L23/522 ,  H01L23/528 ,  H01L23/532 ,  H01L23/535 ,  H01L23/31 ,  H01L25/16 ,  H01L21/60 ,  H01L21/50

Abstract: 一种半导体封装件包括第一半导体芯片和第二半导体芯片，所述第一半导体芯片包括第一半导体层、穿透所述第一半导体层的第一贯通电极、连接到所述第一贯通电极的第一接合焊盘以及第一绝缘接合层，所述第二半导体芯片位于所述第一半导体芯片上并且包括第二半导体层、接合到所述第一接合焊盘的第二接合焊盘和接合到所述第一绝缘接合层的第二绝缘接合层，其中，所述第一绝缘接合层包括第一绝缘材料，所述第二绝缘接合层包括与所述第一绝缘接合层形成接合界面的第一绝缘层和位于所述第一绝缘层上的第二绝缘层，所述第一绝缘层包括与所述第一绝缘材料不同的第二绝缘材料，并且所述第二绝缘层包括与所述第二绝缘材料不同的第三绝缘材料。