公开(公告)号：CN112435994A

公开(公告)日：2021-03-02

申请号：CN202010817356.X

申请日：2020-08-14

Applicant: 三星电子株式会社

Inventor： 金庸镐

IPC: H01L25/07 ,  H01L25/00 ,  H01L23/48 ,  H01L23/488

Abstract: 提供了一种半导体芯片堆叠件、半导体封装件及其制造方法。所述半导体芯片堆叠件包括第一半导体芯片和第二半导体芯片。第一芯片包括：第一半导体衬底，其具有有源表面和无源表面；第一绝缘层，其形成在无源表面上；以及第一焊盘，其形成在第一绝缘层中。第二半导体芯片包括：第二半导体衬底，其具有有源表面和无源表面；第二绝缘层，其形成在有源表面上；第二焊盘，其形成在第二绝缘层中；聚合物层，其形成在第二绝缘层上；凸块下金属化(UBM)图案，其埋置在聚合物层中；以及埋置焊料，其分别形成在UBM图案上，并埋置在聚合物层中。埋置焊料的下表面与聚合物层的下表面共面，埋置焊料分别在接触表面处接触第一焊盘，并且埋置焊料的截面面积在接触表面上最大。

公开(公告)号：CN107958889B

公开(公告)日：2023-04-18

申请号：CN201710953285.4

申请日：2017-10-13

Applicant: 三星电子株式会社

Inventor： 朴秀贞 ,  白宝娜 ,  金庸镐

IPC: H01L23/488

Abstract: 一种半导体装置包括半导体芯片、设置在所述半导体芯片上的接垫以及设置在半导体芯片上的绝缘图案。所述绝缘图案具有暴露出所述接垫的开口，且在所述开口中设置有导电图案，所述导电图案耦合到所述接垫。当在平面图中观察时，所述接垫的两个相对的端部与所述导电图案间隔开，且所述导电图案的两个相对的端部与所述接垫间隔开。另外，当在平面图中观察时，所述导电图案包括第一导电图案及第二导电图案，所述第一导电图案的长度平行于第一方向，所述第二导电图案的长度平行于第二方向。所述第一方向与所述第二方向相对于彼此斜交。

公开(公告)号：CN115881669A

公开(公告)日：2023-03-31

申请号：CN202211174591.5

申请日：2022-09-26

Applicant: 三星电子株式会社

Inventor： 金庸镐 ,  张宇镇 ,  安正勋 ,  崔允基

IPC: H01L23/48 ,  H01L21/60

Abstract: 提供了一种半导体封装，其包括：第一芯片基板，包括第一表面和第二表面；贯通通路，穿过第一芯片基板；上钝化层，在第一芯片基板的第二表面上包括沟槽，沟槽暴露第一芯片基板的第二表面的至少一部分；上焊盘，在沟槽上与贯通通路电连接；第二芯片基板，包括第三表面和第四表面；下焊盘，在第二芯片基板的第三表面上电连接到第二芯片基板；以及连接凸块，将上焊盘与下焊盘电连接并接触下焊盘，其中随着连接凸块变得更远离第一芯片基板的第二表面，连接凸块的宽度增加。

公开(公告)号：CN107958889A

公开(公告)日：2018-04-24

申请号：CN201710953285.4

申请日：2017-10-13

Applicant: 三星电子株式会社

Inventor： 朴秀贞 ,  白宝娜 ,  金庸镐

IPC: H01L23/488

Abstract: 一种半导体装置包括半导体芯片、设置在所述半导体芯片上的接垫以及设置在半导体芯片上的绝缘图案。所述绝缘图案具有暴露出所述接垫的开口，且在所述开口中设置有导电图案，所述导电图案耦合到所述接垫。当在平面图中观察时，所述接垫的两个相对的端部与所述导电图案间隔开，且所述导电图案的两个相对的端部与所述接垫间隔开。另外，当在平面图中观察时，所述导电图案包括第一导电图案及第二导电图案，所述第一导电图案的长度平行于第一方向，所述第二导电图案的长度平行于第二方向。所述第一方向与所述第二方向相对于彼此斜交。