-
公开(公告)号：CN112532248A
公开(公告)日：2021-03-19
申请号：CN202010935608.9
申请日：2020-09-08
Applicant: 三星电子株式会社
IPC: H03M1/46
Abstract: 公开一种模数转换器。所述模数转换器包括：比较器，被配置为：将输入信号与参考信号进行比较，并且输出指示相应的比较结果的比较信号；控制逻辑，被配置为基于比较信号输出用于调节参考信号的控制信号；以及参考信号调节电路，被配置为基于控制信号来调节参考信号。比较器包括：第一前置放大器，被配置为：使用具有第一尺寸的第一晶体管对输入信号与参考信号之间的差进行放大；第二前置放大器，被配置为：使用具有与第一尺寸不同的第二尺寸的第二晶体管对输入信号与参考信号之间的差进行放大；以及锁存器，被配置为：使用第一前置放大器的输出和第二前置放大器的输出中的至少一个来生成比较信号。第一前置放大器和第二前置放大器共享锁存器。
-
公开(公告)号：CN1750258A
公开(公告)日：2006-03-22
申请号：CN200510103919.4
申请日：2005-09-15
Applicant: 三星电子株式会社
IPC: H01L23/482 , H01L21/28 , H01L21/60
CPC classification number: H01L24/13 , H01L24/11 , H01L2224/05001 , H01L2224/05022 , H01L2224/05124 , H01L2224/05147 , H01L2224/05572 , H01L2224/05644 , H01L2224/05647 , H01L2224/05655 , H01L2224/05664 , H01L2224/05666 , H01L2224/05671 , H01L2224/05684 , H01L2224/1147 , H01L2224/1308 , H01L2224/13082 , H01L2224/13144 , H01L2224/16 , H01L2924/00013 , H01L2924/01005 , H01L2924/01006 , H01L2924/01011 , H01L2924/01013 , H01L2924/01015 , H01L2924/01019 , H01L2924/01022 , H01L2924/01023 , H01L2924/01024 , H01L2924/01029 , H01L2924/01033 , H01L2924/01046 , H01L2924/01047 , H01L2924/01049 , H01L2924/01068 , H01L2924/01074 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/014 , H01L2924/14 , H01L2924/181 , H01L2924/19043 , H01L2924/00014 , H01L2224/13099 , H01L2924/00
Abstract: 本发明涉及包括混合金凸点的微电子器件芯片及其封装、应用和制造。本发明提供一种包括混合Au凸点的微电子器件芯片，其中在电芯片筛选(EDS)测试中在探针尖处不产生异物。该微电子器件芯片包括芯片焊盘，其连接到形成在衬底上的微电子器件，其上的微电子器件与芯片外部电接触。另外，微电子器件芯片包括形成在芯片焊盘上、由包括两层或更多层的复合层构成的凸点。
-
公开(公告)号：CN114823612A
公开(公告)日：2022-07-29
申请号：CN202210089512.4
申请日：2022-01-25
Applicant: 三星电子株式会社
IPC: H01L23/522 , H01L23/48 , H01L23/528 , H01L23/538
Abstract: 提供了一种半导体装置，其包括：衬底上的晶体管；第一金属层，其在晶体管上，并且包括电连接至晶体管的下布线；以及第一金属层上的第二金属层。第二金属层包括电连接至下布线的上布线，并且上布线包括穿通孔中的穿通件结构以及线沟槽中的线结构。穿通件结构包括：穿通件部分，位于穿通孔中，并且联接至下布线；以及阻挡件部分，其从穿通件部分竖直地延伸，以覆盖线沟槽的内表面。阻挡件部分在线结构与第二金属层的层间绝缘层之间。阻挡件部分在其下部水平处比在其上部水平处更厚。
-
公开(公告)号：CN109283964B
公开(公告)日：2021-02-19
申请号：CN201810150960.4
申请日：2018-02-13
Applicant: 三星电子株式会社
IPC: G05F1/575
Abstract: 本发明提供一种参考电压电路、终端装置及其操作方法。所述参考电压电路包括：第一电流偏置电路，包括第一节点；第二电流偏置电路，包括多个NMOS晶体管及第二节点；以及放大器，被配置成输出参考电压，所述参考电压具有与所述第二电压相同的值。所述多个NMOS晶体管包括第一NMOS晶体管及第二NMOS晶体管，所述第一NMOS晶体管连接到所述第一节点，且所述多个NMOS晶体管连接到所述第二节点且被配置成基于所述第一节点的第一电压来执行亚阈值操作以在所述第二节点处产生第二电压。
-
公开(公告)号：CN101105516A
公开(公告)日：2008-01-16
申请号：CN200710136270.5
申请日：2007-07-12
Applicant: 三星电子株式会社
CPC classification number: G01R1/0466 , G01R1/0483 , H01L2224/16225 , H01L2924/1627
Abstract: 一种用于测试半导体封装的测试座，所述测试座包括两个或更多的橡胶件。每个橡胶件包括芯片－封装接触部分和电线，芯片－封装接触部分被构造为与放置在橡胶件上的芯片封装电连接，电线被构造为与芯片－封装接触部分电连接并包括外部接触端，外部接触端被构造为与外部电连接部分电连接。测试座还包括：两个或更多的导向件，被构造为在其中容纳所述芯片封装，两个或更多的导向件，包括具有外部接触端的电线，电线的外部接触端被构造为与外部电连接部分电连接；测试座框架，被构造为容纳两个或更多的橡胶件和两个或更多的导向件，其中，橡胶件在数量上与导向件对应，橡胶件和导向件交替地层叠，使得在测试座框架的容纳空间中，一个橡胶件位于最下部。
-
Patent Agency Ranking
公开(公告)号：CN115881669A
公开(公告)日：2023-03-31
申请号：CN202211174591.5
申请日：2022-09-26
Applicant: 三星电子株式会社
Abstract: 提供了一种半导体封装，其包括：第一芯片基板，包括第一表面和第二表面；贯通通路，穿过第一芯片基板；上钝化层，在第一芯片基板的第二表面上包括沟槽，沟槽暴露第一芯片基板的第二表面的至少一部分；上焊盘，在沟槽上与贯通通路电连接；第二芯片基板，包括第三表面和第四表面；下焊盘，在第二芯片基板的第三表面上电连接到第二芯片基板；以及连接凸块，将上焊盘与下焊盘电连接并接触下焊盘，其中随着连接凸块变得更远离第一芯片基板的第二表面，连接凸块的宽度增加。
-
公开(公告)号：CN114664792A
公开(公告)日：2022-06-24
申请号：CN202111570986.2
申请日：2021-12-21
Applicant: 三星电子株式会社
IPC: H01L23/538
Abstract: 一种集成电路器件包括衬底和在衬底上的第一电绝缘层。提供导电的接触插塞，其至少部分地延伸穿过第一电绝缘层。接触插塞包括突起，该突起具有相对于第一电绝缘层的与接触插塞相邻延伸的部分的顶表面与衬底间隔更远的顶表面。导电线提供有在突起的第一部分上延伸的末端。提供第二电绝缘层，其在突起的第二部分上以及在第一电绝缘层上延伸。第二电绝缘层具有侧壁，该侧壁与导电线的末端的侧壁相对地延伸。
-
公开(公告)号：CN109491429B
公开(公告)日：2022-06-03
申请号：CN201810986632.8
申请日：2018-08-28
Applicant: 三星电子株式会社
IPC: G05F1/56
Abstract: 本申请提供一种带隙参考电压产生系统和一种带隙参考电压产生电路。所述带隙参考电压产生系统包括共模电压产生器、带隙参考电压产生电路和开关控制器。带隙参考电压产生电路包括多个晶体管，所述多个晶体管的源极端子分别连接至多个PMOS晶体管的漏极端子。开关控制器在第一模式下将地电压提供至带隙参考电压产生电路并在第二模式下将共模电压提供至带隙参考电压产生电路。带隙参考电压产生电路通过在第一模式下将地电压提供至所述多个晶体管的栅电极而使得所述多个晶体管在线性区中操作，并通过在第二模式下将共模电压提供至所述多个晶体管的栅电极带隙参考电压产生电路使得所述多个晶体管在饱和区中操作。
-
公开(公告)号：CN109283964A
公开(公告)日：2019-01-29
申请号：CN201810150960.4
申请日：2018-02-13
Applicant: 三星电子株式会社
IPC: G05F1/575
Abstract: 本发明提供一种参考电压电路、终端装置及其操作方法。所述参考电压电路包括：第一电流偏置电路，包括第一节点；第二电流偏置电路，包括多个NMOS晶体管及第二节点；以及放大器，被配置成输出参考电压，所述参考电压具有与所述第二电压相同的值。所述多个NMOS晶体管包括第一NMOS晶体管及第二NMOS晶体管，所述第一NMOS晶体管连接到所述第一节点，且所述多个NMOS晶体管连接到所述第二节点且被配置成基于所述第一节点的第一电压来执行亚阈值操作以在所述第二节点处产生第二电压。
-
公开(公告)号：CN109491429A
公开(公告)日：2019-03-19
申请号：CN201810986632.8
申请日：2018-08-28
Applicant: 三星电子株式会社
IPC: G05F1/56
CPC classification number: G05F3/16 , H03K17/567 , G05F1/561
Abstract: 本申请提供一种带隙参考电压产生系统和一种带隙参考电压产生电路。所述带隙参考电压产生系统包括共模电压产生器、带隙参考电压产生电路和开关控制器。带隙参考电压产生电路包括多个晶体管，所述多个晶体管的源极端子分别连接至多个PMOS晶体管的漏极端子。开关控制器在第一模式下将地电压提供至带隙参考电压产生电路并在第二模式下将共模电压提供至带隙参考电压产生电路。带隙参考电压产生电路通过在第一模式下将地电压提供至所述多个晶体管的栅电极而使得所述多个晶体管在线性区中操作，并通过在第二模式下将共模电压提供至所述多个晶体管的栅电极带隙参考电压产生电路使得所述多个晶体管在饱和区中操作。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.035 seconds)
