公开(公告)号：CN112701223A

公开(公告)日：2021-04-23

申请号：CN202010668935.2

申请日：2020-07-13

Applicant: 三星电子株式会社

Inventor： 崔炳德 ,  金炯永

IPC: H01L49/02 ,  H01L27/108 ,  H01L21/8242

Abstract: 提供了一种集成电路(IC)装置及其制造方法。所述集成电路(IC)装置包括：下电极，包括具有侧壁的主要部分和顶部部分，侧壁具有至少一个台阶部分，顶部部分在横向方向上具有比主要部分的宽度小的宽度。上支撑图案接触下电极的顶部部分。上支撑图案包括接缝部分。为了制造IC装置，在基底上形成模制图案和上牺牲支撑图案，多个孔穿过模制图案和上牺牲支撑图案。在多个孔的内部形成多个下电极。在模制图案上形成外围空间。通过减小顶部部分的宽度和高度来形成扩大的外围空间。形成上支撑图案以填充扩大的外围空间。

公开(公告)号：CN118159030A

公开(公告)日：2024-06-07

申请号：CN202311213244.3

申请日：2023-09-19

Applicant: 三星电子株式会社

Inventor： 金炯永 ,  朴秀贞 ,  全惠颂 ,  表炫坤 ,  金益秀

IPC: H10B41/41 ,  H10B41/20 ,  H10B41/35 ,  H10B43/40 ,  H10B43/35 ,  H10B43/20

Abstract: 提供了制造半导体装置的方法。所述方法可以包括：在具有垂直堆叠结构的半导体装置中，在沉积牺牲金属层之前，在基底模制件的侧壁上选择性地沉积碳层。