公开(公告)号：CN109427672A

公开(公告)日：2019-03-05

申请号：CN201711339191.4

申请日：2017-12-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨玉麟 ,  李东颖 ,  余绍铭 ,  郑兆钦 ,  陈自强 ,  黄昭宪

IPC: H01L21/8234 ,  H01L27/088

Abstract: 在制造半导体器件的方法中，形成鳍结构，其中，所述鳍结构包括交替堆叠的第一半导体层和第二半导体层。在鳍结构上方形成牺牲栅极结构。蚀刻未被牺牲栅极结构覆盖的鳍结构的源极/漏极区，由此形成源极/漏极间隔。通过源极/漏极间隔横向地蚀刻第一半导体层。在源极/漏极间隔中，至少在蚀刻的第一半导体层上形成第一绝缘层。在源极/漏极间隔中形成源极/漏极外延层，从而在源极/漏极外延层与第一绝缘层之间形成气隙。本发明还提供了半导体器件。

公开(公告)号：CN108122846A

公开(公告)日：2018-06-05

申请号：CN201710403081.3

申请日：2017-06-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李东颖 ,  叶致锴 ,  李宗霖 ,  杨育佳 ,  萧孟轩

IPC: H01L21/8234 ,  H01L27/088

CPC classification number: H01L27/0886 ,  H01L21/823418 ,  H01L21/823431 ,  H01L21/823468 ,  H01L21/823481 ,  H01L29/66545

Abstract: 在形成包括鳍式场效应晶体管(FinFET)的半导体器件的方法中，在FinFET结构的源极/漏极结构和隔离绝缘层上方形成牺牲层。在牺牲层上方形成掩模图案。通过使用掩模图案作为蚀刻掩模图案化牺牲层和源极/漏极结构，从而形成邻近于图案化的牺牲层和图案化的源极/漏极结构的开口。在开口中形成介电层。在形成介电层之后，去除图案化的牺牲层以在图案化的源极/漏极结构上方形成接触开口。在接触开口中形成导电层。本发明的实施例还涉及包括鳍式场效应晶体管(FinFET)的半导体器件。

公开(公告)号：CN108122772A

公开(公告)日：2018-06-05

申请号：CN201710906158.9

申请日：2017-09-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李东颖 ,  方子韦 ,  杨育佳 ,  萧孟轩

IPC: H01L21/336 ,  H01L29/786

Abstract: 在形成FinFET的方法中，在FinFET结构的源极/漏极结构和隔离绝缘层上方形成第一牺牲层。使第一牺牲层凹进，使得在隔离绝缘层上形成第一牺牲层的剩余层并且暴露源极/漏极结构的上部。在剩余层和暴露的源极/漏极结构上形成第二牺牲层。图案化第二牺牲层和剩余层，从而形成开口。在开口中形成介电层。在形成介电层之后，去除图案化的第一牺牲层和图案化的第二牺牲层以在源极/漏极结构上方形成接触开口。在接触开口中形成导电层。本发明实施例涉及制造半导体器件的方法和半导体器件。

公开(公告)号：CN105895585A

公开(公告)日：2016-08-24

申请号：CN201510755897.3

申请日：2015-11-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李东颖 ,  陈孟谷 ,  黄玉莲

IPC: H01L21/8238 ,  H01L27/092 ,  H01L29/06 ,  H01L29/16 ,  H01L29/20

CPC classification number: H01L21/763 ,  H01L21/02381 ,  H01L21/0243 ,  H01L21/0245 ,  H01L21/02494 ,  H01L21/02532 ,  H01L21/76224 ,  H01L27/0922 ,  H01L21/823807 ,  H01L29/0657 ,  H01L29/16 ,  H01L29/20

Abstract: 一种半导体结构包括衬底、至少一个第一外延层和至少一个第二外延层。衬底具有在其中多维布置的多个凹槽。第一外延层至少设置在衬底的凹槽中。第二外延层设置在第一外延层上。本发明实施例涉及半导体结构及其制造方法。

公开(公告)号：CN105280706A

公开(公告)日：2016-01-27

申请号：CN201510144290.1

申请日：2015-03-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李东颖 ,  黄玉莲 ,  张毅敏

IPC: H01L29/78 ,  H01L29/423 ,  H01L21/336

CPC classification number: H01L29/785 ,  H01L29/66795

Abstract: 本发明提供了一种半导体结构。根据一些实施例，该半导体结构包括：衬底；一个或多个鳍，每一个都包括形成在衬底上方的第一半导体层；氧化物层，形成为包围一个或多个鳍的每一个的上部；以及栅极堆叠件，包括形成为包围在氧化物层上方的高K(HK)介电层和金属栅(MG)电极。第一半导体层可包括硅锗(SiGex)，并且氧化物层可包括硅锗氧化物(SiGexOy)。本发明还提供了一种具有栅极氧化物层的FINFET器件。

公开(公告)号：CN104934474A

公开(公告)日：2015-09-23

申请号：CN201510075614.0

申请日：2015-02-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄玉莲 ,  彭辞修 ,  李东颖 ,  蔡明桓 ,  万幸仁

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/7851 ,  H01L21/76224 ,  H01L29/1054 ,  H01L29/165 ,  H01L29/267 ,  H01L29/66545 ,  H01L29/66795 ,  H01L29/7848 ,  H01L29/785 ,  H01L29/7853 ,  H01L29/1033

Abstract: 鳍式场效应晶体管(FinFET)实施例包括从半导体衬底向上延伸的鳍和栅极堆叠件。该鳍包括沟道区。栅极堆叠件设置在沟道区的侧壁上方并且覆盖沟道区的侧壁。沟道区包括至少两种不同的半导体材料。本发明还提供了组合FinFET及其形成方法。

公开(公告)号：CN113130654B

公开(公告)日：2024-12-13

申请号：CN202011609073.2

申请日：2020-12-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 江宏礼 ,  林毓超 ,  郑兆钦 ,  陈自强 ,  李东颖

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/423 ,  H01L21/336

Abstract: 本公开提供半导体装置结构及其形成方法。半导体装置结构包含基底。半导体装置结构包含在基底上方的第一纳米结构。半导体装置结构包含在基底上方并围绕第一纳米结构的栅极堆叠。半导体装置结构包含在基底上方的第一源极/漏极结构和第二源极/漏极结构。栅极堆叠在第一源极/漏极结构和第二源极/漏极结构之间。半导体装置结构包含内间隔层，内间隔层覆盖第一源极/漏极结构的侧壁并部分地位于栅极堆叠和第一源极/漏极结构之间。第一纳米结构穿过内间隔层。半导体装置结构包含在栅极堆叠上方并延伸到内间隔层中的介电结构。

公开(公告)号：CN118841326A

公开(公告)日：2024-10-25

申请号：CN202410861088.X

申请日：2024-06-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林伯俊 ,  李宗恩 ,  李东颖 ,  郑兆钦

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/06

Abstract: 本申请的实施例提供了半导体器件及其形成方法。一种形成半导体器件的方法包括以下步骤。在衬底上方形成介电层。在介电层上方形成2D材料层。在2D材料层上方形成粘合层。源极/漏极形成在粘合层的相对侧上。在粘合层上方形成第一高k栅极介电层，其中粘合层具有与第一高k栅极介电层的材料不同的材料。

公开(公告)号：CN113178390B

公开(公告)日：2024-05-07

申请号：CN202110348508.0

申请日：2021-03-31

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李东颖 ,  陈则安 ,  王梓仲 ,  陈敏璋 ,  殷瑀彤 ,  杨孟谦

IPC: H01L21/336 ,  H01L29/06 ,  H01L29/78

Abstract: 一种制造半导体器件的方法包括在衬底上方形成鳍结构，该鳍结构包括交替堆叠的第一半导体层和第二半导体层。在鳍结构上方形成牺牲栅极结构。在牺牲栅极结构的任一侧上形成间隔件。去除牺牲栅极结构以在间隔件之间形成沟槽。从沟槽去除第一半导体层，而留下悬置于沟槽中的第二半导体层。在沟槽中的间隔件的侧壁上形成自组装单层。分别环绕悬置的第二半导体层形成界面层。在界面层上以比在自组装单层上更快的沉积速率沉积高k介电层。在高k介电层上方形成金属栅极结构。本发明的实施例还涉及半导体器件。

公开(公告)号：CN116524977A

公开(公告)日：2023-08-01

申请号：CN202310204420.0

申请日：2023-03-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 柯文昇 ,  吴秉骏 ,  李东颖 ,  张孟凡

IPC: G11C16/10 ,  G11C16/08 ,  G11C16/24 ,  G11C16/04 ,  G11C7/10 ,  G11C7/12 ,  G11C8/08 ,  G06F15/78 ,  G06F7/544

Abstract: 提供了存储器系统和存储器阵列的操作方法。用于执行存储器中计算(CiM)操作的存储器系统包括存储器阵列和处理电路。存储器阵列包括多个存储器单元。处理电路耦合到存储器阵列，并且包括编程电路和控制电路。编程电路耦合到存储器阵列，并且被配置为执行用于编程存储器单元的电特性的写入操作。控制电路耦合到编程电路，并且被配置为：接收对应于多个权重值的多个权重数据；以及控制由编程电路执行的写入操作，从而按照权重值的序列顺序对存储器单元的电特性进行编程。