公开(公告)号：CN1507063A

公开(公告)日：2004-06-23

申请号：CN03123843.2

申请日：2003-05-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨育佳 ,  杨富量 ,  胡正明

IPC: H01L27/12 ,  H03K19/0948

CPC classification number: H01L27/1211 ,  H01L21/823828 ,  H01L21/845 ,  H01L27/092 ,  H01L29/66795 ,  H01L29/785 ,  H01L29/7854

Abstract: 一种使用多栅极晶体管的互补式金属氧化物半导体晶体管反向器，该互补式金属氧化物半导体晶体管反向器包含：至少一第一多栅极晶体管，该第一多栅极晶体管包含一第一源极连接至一电源供应器，一第一漏极连接至一输出端，以及一第一栅极电极；至少一第二多栅极晶体管，该第二多栅极晶体管包含一第二源极连接至一接地端，一第二漏极连接至该输出端，以及一第二栅极电极；以及一输入端，连接至该第一栅极电极与该第二栅极电极。

公开(公告)号：CN1503368A

公开(公告)日：2004-06-09

申请号：CN200310101955.8

申请日：2003-10-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨育佳 ,  胡正明 ,  杨富量

IPC: H01L27/11 ,  H01L21/8244

CPC classification number: H01L27/1104 ,  H01L27/11 ,  H01L27/1211 ,  H01L29/42384 ,  H01L29/66795 ,  H01L29/785

Abstract: 本发明提出一种具有多重栅极晶体管的静态随机存取存储单元，借由使用多重栅极晶体管，例如双重栅极晶体管、三重栅极晶体管和Ω形多重晶体管，来改变晶体管的通道宽度，并同时提高下拉晶体管和存取晶体管的β比值。本发明并提出一种具有多重栅极晶体管的静态随机存取存储单元的制造方法。

公开(公告)号：CN1466226A

公开(公告)日：2004-01-07

申请号：CN02122346.7

申请日：2002-06-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈豪育 ,  陈方正 ,  詹宜陵 ,  杨国男 ,  杨富量 ,  胡正明

IPC: H01L29/772 ,  H01L21/335

Abstract: 一种具有颈状信道的场效晶体管及其制造方法。本发明的具有颈状信道的场效晶体管是一双栅极金氧半场效晶体管，本发明的场效晶体管至少包括：源极和漏极间的信道，其中此信道为中间细两端宽的颈状结构，藉以避免发生短信道效应，且同时可减少串联信道电阻值；以及包裹间隙壁，其中包裹间隙壁覆盖住信道，和源极与漏极的主动区域，藉以避免这些区域被金属硅化。本发明的制造方法至少包括：在SOI基板或类似结构上，以OD掩膜进行光刻和蚀刻工艺来形成颈状信道、源极、漏极；以及于沉积栅极材料层之后，形成包裹间隙壁。

公开(公告)号：CN101425528B

公开(公告)日：2015-08-05

申请号：CN200810173518.X

申请日：2008-10-31

Applicant: 台湾积体电路制造股份有限公司

Inventor： 赖逢时 ,  何家骅 ,  杨富量

IPC: H01L27/24 ,  H01L27/08 ,  H01L27/12 ,  G11C16/02 ,  G11C11/56

CPC classification number: H01L21/26513 ,  H01L21/76224 ,  H01L27/2409 ,  H01L27/2463 ,  H01L29/861 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/126 ,  H01L45/144

Abstract: 本发明提出一种衬底中埋植二极管的相变存储器，包括半导体衬底；二极管；和相变元，所述相变元在所述二极管之上并与所述二极管电连接。所述二极管包括第一导电类型的第一掺杂半导体区，其中所述第一掺杂半导体区埋植在所述半导体衬底中；和第二掺杂半导体区，所述第二掺杂半导体区覆盖在所述第一掺杂半导体区之上并与其相邻接，其中所述第二掺杂半导体区的第二导电类型与所述第一导电类型相反。

公开(公告)号：CN101345250B

公开(公告)日：2010-11-10

申请号：CN200710166453.1

申请日：2007-11-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李自强 ,  梁春升 ,  黄俊仁 ,  杨富量

IPC: H01L27/24 ,  H01L23/522

CPC classification number: H01L27/2436 ,  G11C13/0004 ,  G11C13/003 ,  G11C2213/78 ,  H01L27/2445 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/144 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明涉及一种集成电路装置，该装置包含一晶体管，具有第一接点、第二接点和第三接点；接触栓塞，连接第一接点；金属线，连接且覆盖在接触栓塞上；第一电阻式存储单元，具有第一底电极、第一电阻组件及第一顶电极，第一电阻组件位于第一底电极与第一顶电极之间，第一底电极连接并覆盖在金属线上，第一底电极的截面积小于第一电阻组件的截面积，第一顶电极的电阻率大于或等于第一底电极的电阻率；第二电阻式存储单元，具有第二底电极、第二电阻组件以及第二顶电极，第二电阻组件位于第二底电极与第二顶电极之间，第二底电极连接并覆盖在金属线上，第二底电极的截面积小于第二电阻组件的截面积，第二顶电极的电阻率大于或等于第二底电极的电阻率。

公开(公告)号：CN100530688C

公开(公告)日：2009-08-19

申请号：CN200410062639.9

申请日：2004-06-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨育佳 ,  杨富量 ,  胡正明

IPC: H01L29/78 ,  H01L21/336 ,  H01L21/8234

CPC classification number: H01L29/66795 ,  H01L29/66628 ,  H01L29/66818 ,  H01L29/7851 ,  H01L29/7853 ,  H01L2029/7857

Abstract: 本发明揭露一种多重栅极晶体管，其包括一半导体鳍片形成于部分半导体块材基底上，一栅极介电质覆盖于部分半导体鳍片上，且一栅电极覆盖于该栅极介电质之上；一源极区与一漏极区相对形成于邻近栅电极的半导体鳍片上。于较佳实施例中，栅电极的底部表面较源极-基底接面或漏极-基底接面为低。

公开(公告)号：CN100514676C

公开(公告)日：2009-07-15

申请号：CN200710138023.9

申请日：2007-08-02

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈豪育 ,  杨富量

IPC: H01L29/78 ,  H01L27/12

CPC classification number: H01L27/1203 ,  H01L21/84 ,  H01L27/1207 ,  H01L29/66636 ,  H01L29/66772 ,  H01L29/7849 ,  H01L29/78639 ,  H01L29/78654

Abstract: 一种选择性应变MOS元件，其中该MOS元件可为由一组NMOS元件以及PMOS元件所组成的选择性应变PMOS元件，且其不影响NMOS元件上的应变。其形成方法包括提供半导体基材，其中半导体基材包括底半导体层、配置于该底半导体层上的绝缘层以及配置于该绝缘层上的顶半导体层；图案化该顶半导体层以及绝缘层用以形成MOS作用区；形成MOS元件于MOS作用区上，且MOS元件包括栅极结构以及沟道层；以及进行氧化工艺，将一部分的顶半导体层氧化用以在沟道层上产生应变。本发明不仅克服了现有技术的缺点以及不足，并提升了元件性能且改善其工艺。

公开(公告)号：CN100466208C

公开(公告)日：2009-03-04

申请号：CN200610056840.5

申请日：2006-03-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李自强 ,  杨富量 ,  黄俊仁 ,  李宗霖

IPC: H01L21/336 ,  H01L21/8239 ,  H01L29/788 ,  H01L27/105

CPC classification number: H01L29/7881 ,  H01L21/2815 ,  H01L21/28273 ,  H01L29/42324

Abstract: 本发明提供一种随机存取存储器及其制造方法，特别涉及一种在高速随机存取存储器中制造控制栅极的自对准导电间隙壁制程，可精确定义控制栅极的尺寸及轮廓。先在介电层上形成导电层，以覆盖基底上的浮置栅极，然后在相邻于浮置栅极侧壁的导电层上形成氧化物间隙壁。利用氧化物间隙壁作为掩膜，对导电层上进行一非等向性蚀刻制程，便可形成自对准导电间隙壁在浮置栅极的两侧，以作为控制栅极。本发明所述随机存取存储器及其制造方法，可明确定义控制栅极的尺寸及形状，解决了已知方法中需要额外形成多晶硅线路的问题。

公开(公告)号：CN101170079A

公开(公告)日：2008-04-30

申请号：CN200710103307.4

申请日：2007-05-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 梁春升 ,  陈宏铭 ,  黄健朝 ,  杨富量

IPC: H01L21/8238 ,  H01L21/336 ,  H01L21/28 ,  H01L27/092 ,  H01L29/78 ,  H01L29/417

CPC classification number: H01L21/823814 ,  H01L27/092 ,  H01L29/165 ,  H01L29/665 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/7834 ,  H01L29/7848

Abstract: 本发明提供一种半导体结构的形成方法，包括：提供半导体基底，其具有PMOS区域以及NMOS区域；形成PMOS元件于该PMOS区域，包括：形成第一栅极叠层于半导体基底上；形成第一补偿间隙壁于第一栅极叠层侧壁；使用第一补偿间隙壁作为掩模，而形成应激源于该半导体基底中；及外延成长第一凸出源极/漏极延伸区域于该应激源上，且连接该第一补偿间隙壁；以及形成NMOS元件于NMOS区域，包括：形成第二栅极叠层于该半导体基底上；形成第二补偿间隙壁于第二栅极叠层侧壁；使用第二补偿间隙壁作为掩模，外延成长第二凸出源极/漏极延伸区域于半导体基底上；以及形成深源极/漏极区域，其连接第二凸出源极/漏极延伸区域。本发明可以改善MOS装置的性能。

公开(公告)号：CN100378985C

公开(公告)日：2008-04-02

申请号：CN200510128422.8

申请日：2005-11-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈豪育 ,  徐祖望 ,  彭宝庆 ,  杨富量

IPC: H01L23/522 ,  H01L21/768

CPC classification number: H01L29/78648 ,  H01L27/1203

Abstract: 本发明提供一种半导体晶片的半导体结构及其形成方法，具体涉及一种形成双栅极结构的方法，在一第一基底上形成一厚度小于30nm的埋层绝缘层；在埋层绝缘层上形成一第二基底；在第二基底上形成一垫层；在垫层上形成一遮罩层；形成一第一沟槽，延伸穿过垫层、第二基底、埋层绝缘层至第一基底中；以一绝缘材料将第一沟槽填满；以一导电材料将绝缘材料中的第二沟槽填满；在第二基底上形成一金属氧化物半导体晶体管。在埋层绝缘层下形成一底部栅极，且自对准于形成在第二基底上的顶部栅极。本发明不但可改善元件的效能，且具有较小的高低差而不需整平，因此也可简化制程。且底部栅极的驱动电压能有所提升，因此元件效能也能有所提升。