-
公开(公告)号：CN101295763B
公开(公告)日：2010-07-21
申请号：CN200810005124.3
申请日：2008-01-22
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: G11C11/16 , G11C11/5678 , G11C11/5685 , G11C13/0004 , G11C13/0007 , G11C2213/31 , G11C2213/55
Abstract: 本发明提供一种电阻式存储器装置及电阻式随机存取存储器堆叠结构，该电阻式存储器装置包含：第一电极层，形成于基底上；第一缓冲层，形成于该第一电极层上，其晶格结构具有第一位向；介电层，形成于该第一缓冲层上，其晶格结构与该第一缓冲层的具有第一位向的晶格结构相同，其中以该介电层形成于该第一缓冲层上的电阻率，大于另一以该介电层形成于该第一电极层上的电阻率；以及第二电极层，形成于该介电层上。本发明可增加介电层与一层或同时两层缓冲层间的同调性，从而改善RRAM堆叠层的电阻率。
-
公开(公告)号：CN101345250A
公开(公告)日：2009-01-14
申请号：CN200710166453.1
申请日：2007-11-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/24 , H01L23/522
CPC classification number: H01L27/2436 , G11C13/0004 , G11C13/003 , G11C2213/78 , H01L27/2445 , H01L45/06 , H01L45/1233 , H01L45/144 , H01L2924/0002 , H01L2924/00
Abstract: 本发明涉及一种集成电路装置和存储矩阵，该装置包含一晶体管具有第一接点、第二接点和第三接点；一第一接触栓塞连接该晶体管的第一接点；一第二接触栓塞连接该晶体管的第一接点；一第一电阻式存储单元具有第一端点和第二端点，而且该第一端点连接该第一接触栓塞；以及一第二电阻式存储矩阵具有第三端点和第四端点，而且该第三端点连接该第二接触栓塞。
-
公开(公告)号：CN100419926C
公开(公告)日：2008-09-17
申请号：CN02103512.1
申请日：2002-02-05
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种高密度堆叠金属电容元件的制造方法，包括下列步骤：(a)提供一镶嵌有第一金属区块的半导体基底，该基底部分表面露出有该第一金属区块之上表面；(b)全面性地在该半导体基底上方形成第一介电层；(c)选择性地除去该第一介电层，形成露出该第一金属区块的第一开口，以界定出第二金属区块的范围；(d)在该第一开口内填入该第二金属区块，使该第一金属区块与该第二金属区块当作该金属电容元件的下电极；(e)除去剩余的第一介电层，全面性地在该金属电容元件的下电极及半导体基底的上方形成第二介电层；(f)选择性地除去该第二介电层，而形成露出该金属电容元件下电极表面的第二开口，该第二开口比第一开口大；(g)在该第二开口的底部及侧壁顺应性形成第三介电层，以当作该电容元件的电层；(h)在该第二开口内填入第三金属区块，以当作该电容元件的上电极。
-
公开(公告)号：CN1988179B
公开(公告)日：2012-05-30
申请号：CN200610121422.X
申请日：2006-08-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/788 , H01L29/423 , H01L27/115 , H01L21/336 , H01L21/28 , H01L21/8247
CPC classification number: H01L29/42332 , H01L21/28273 , H01L29/7881
Abstract: 本发明提供一种非易失性浮置栅极存储单元及其制造方法。上述非易失性浮置栅极存储单元包括具有第一导电型的半导体衬底；位于半导体衬底上的第一区域，具有相异于该第一导电型的第二导电型；位于半导体衬底上具有第二导电型的第二区域，与第一区域隔离；沟道区，连接第一区域与第二区域，做为电荷沟道；设置于沟道区上的介电层；设置于介电层上的控制栅极；设置于半导体衬底与控制栅极上的隧穿介电层；以及在隧穿介电层上的两个电荷储存点，彼此相隔离且位于控制栅极的侧壁相对的侧端上。本发明的二元非易失性存储器元件，由于两个多晶硅电荷储存点的距离可随控制栅极的宽度而跟着微缩，使得工艺的精度得以提升。
-
公开(公告)号：CN101393964B
公开(公告)日：2010-07-21
申请号：CN200710161138.X
申请日：2007-12-18
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L45/12 , H01L45/06 , H01L45/1233 , H01L45/126 , H01L45/144 , H01L45/148 , H01L45/1625 , H01L45/1683
Abstract: 本发明公开一种包含相变化元件的存储装置及其形成方法，上述相变化元件具有：第一相变化层，具有第一平均晶粒尺寸；及第二相变化层，位于上述第一相变化层上。上述第一相变化层与上述第二相变化层为上述相变化元件的深度相关区，且上述第二相变化层具有不同于上述第一平均晶粒尺寸的第二平均晶粒尺寸。本发明能够减少初始复位电流并减少初始复位电流与后续复位电流之间的差距。
-
Patent Agency Ranking
公开(公告)号：CN101266998A
公开(公告)日：2008-09-17
申请号：CN200710143732.6
申请日：2007-08-02
Applicant: 台湾积体电路制造股份有限公司
Inventor： 李自强
IPC: H01L29/423 , H01L29/792 , H01L27/115
CPC classification number: H01L29/792 , H01L21/28282 , H01L29/4234
Abstract: 本发明公开一种存储装置及其制造方法。上述存储装置包含：基底；和第一栅极，位于上述基底上。在上述第一栅极的上表面上的是第二栅极，上述第二栅极具有延伸至上述基底旁的空间与上述第一栅极的侧壁旁的多个端部。另外，介电层，具有第一部分，夹在上述第一栅极与上述第二栅极之间；以及多个第二部分，延伸自上述第一部分，夹在上述基底与上述第二栅极的端部之间。本发明可以实现缩减沟道区长度，而且可以在有效地隔离双位的情形下，提供更短的沟道区长度，而实现编程写入效率的提升，并得以提高装置的可靠度。
-
公开(公告)号：CN1979866A
公开(公告)日：2007-06-13
申请号：CN200610104295.2
申请日：2006-08-09
Applicant: 台湾积体电路制造股份有限公司
Inventor： 李自强
IPC: H01L27/105
CPC classification number: H01L27/115 , H01L27/11519 , H01L29/66833 , H01L29/7923
Abstract: 本发明提供一种存储装置，包括一基底；一第一主动区域，形成于该基底中；一第二主动区域，形成于该基底中，该第一主动区域与该第二主动区域的长轴彼此平行；多个晶体管，设置于该第一主动区域与该第二主动区域之间，使得该第一主动区域与该第二主动区域作为该晶体管的源极/漏极区域使用。本发明通过将储存晶体管置于主动区域之间，使主动区域之间的间距以及存储单元的尺寸得以缩小，因此有利于高密度存储阵列的形成。
-
公开(公告)号：CN1945851A
公开(公告)日：2007-04-11
申请号：CN200610064964.8
申请日：2006-03-20
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/41 , H01L29/792 , H01L21/28 , H01L21/336
CPC classification number: H01L29/7923 , H01L21/28282 , H01L29/4234
Abstract: 本发明提供一种SONOS栅极结构及其形成方法，所述SONOS栅极结构，包含：一具有侧壁的栅极图案位于一基底上，其中栅极图案包括一栅极介电层及一栅极电极；一氧化层结构位于基底上及栅极图案的侧壁，其中氧化层结构包括一相对较薄的部分位于基底上，及一相对较厚的部分位于栅极图案的侧壁；以及一捕获侧壁介电层位于邻近栅极图案的侧壁的氧化层结构上。本发明所述SONOS栅极结构及其形成方法，可保持高速的写入/擦除速度，且可降低栅极干扰。
-
公开(公告)号：CN1437202A
公开(公告)日：2003-08-20
申请号：CN02103512.1
申请日：2002-02-05
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种高密度堆叠金属电容元件的制造方法，包括下列步骤：(a)提供一镶嵌有第一金属区块的半导体基底，该基底部分表面露出有该第一金属区块之上表面；(b)全面性地在该半导体基底上方形成第一介电层；(c)选择性地除去该第一介电层，形成露出该第一金属区块的第一开口，以界定出第二金属区块的范围；(d)在该第一开口内填入该第二金属区块，使该第一金属区块与该第二金属区块当作该金属电容元件的下电极；(e)全面性地在该金属电容元件的下电极上方形成第二介电层；(f)选择性地除去该第二介电层，形成露出该金属电容元件下电极表面的第二开口；(g)在该第二开口的底部及侧壁顺应性形成第三介电层，以当作该电容元件的电层；(h)在该第二开口内填入第三金属区块，以当作该电容元件之上电极。
-
公开(公告)号：CN101393964A
公开(公告)日：2009-03-25
申请号：CN200710161138.X
申请日：2007-12-18
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L45/12 , H01L45/06 , H01L45/1233 , H01L45/126 , H01L45/144 , H01L45/148 , H01L45/1625 , H01L45/1683
Abstract: 本发明公开一种包含相变化元件的存储装置及其形成方法，上述相变化元件具有：第一相变化层，具有第一平均晶粒尺寸；及第二相变化层，位于上述第一相变化层上。上述第一相变化层与上述第二相变化层为上述相变化元件的深度相关区，且上述第二相变化层具有不同于上述第一平均晶粒尺寸的第二平均晶粒尺寸。本发明能够减少初始复位电流并减少初始复位电流与后续复位电流之间的差距。
-
-
-
-
-
-
-
-
-
Search Results
23
records
(took 0.03 seconds)
