-
公开(公告)号：CN102479542B
公开(公告)日：2015-06-03
申请号：CN201110404708.X
申请日：2011-11-28
Applicant: 希捷科技有限公司
IPC: G11C11/16
CPC classification number: G11C11/1675 , G11C11/161 , G11C11/1659 , G11C11/1677 , G11C11/1697 , G11C11/5607 , G11C2213/78 , H01L27/228 , H01L43/08 , H01L43/12
Abstract: 用于将数据写至诸如自旋扭矩转移随机存取存储器(STRAM)存储单元之类的磁性存储元件的方法和装置。根据各实施例，多层单元(MLC)磁性存储单元叠层具有连接于第一控制线的第一和第二磁性存储元件以及连接于第二控制线的开关器件。第一存储元件并联于第二存储元件，而第一和第二存储元件串联于开关器件。第一和第二存储元件进一步设置在叠层内不同的非重叠高度上。编程电流在第一和第二控制线之间流过以同时将第一和第二磁性存储元件设定至不同编程的电阻。
-
公开(公告)号：CN103632732A
公开(公告)日：2014-03-12
申请号：CN201310359855.9
申请日：2013-08-16
Applicant: 索尼公司
CPC classification number: G06F12/00 , G11C13/0002 , G11C13/0064 , G11C13/0069 , G11C13/0097 , G11C2013/0073 , G11C2213/78
Abstract: 本发明提供存储器控制设备、非易失性存储器及存储器控制方法一种存储控制设备，该存储控制设备包括写入控制单元，按顺序地指定多个存储单元中作为数据写入单元的存储块；写入处理单元，将写入数据写入指定的存储块中；检验单元，从写入了写入数据的存储块中读出读取数据，并且针对多个存储单元中的每一个检验读取数据是否与写入数据一致；重试阻止单元，阻止对多个存储单元中读取数据与写入数据一致的存储单元再次执行写入写入数据的重试处理；以及重试控制单元，当写入所有写入数据的多个存储单元中的任一存储单元中读取数据与写入数据不一致时，指定多个存储块中的至少一些存储块，并且同时执行重试处理。
-
公开(公告)号：CN103247338A
公开(公告)日：2013-08-14
申请号：CN201310050079.4
申请日：2013-02-08
Applicant: 英飞凌科技股份有限公司
CPC classification number: G11C11/1673 , G11C11/16 , G11C2213/78
Abstract: 本发明公开了存储单元、形成存储单元的方法以及操作存储单元的方法。提供一种存储单元，所述存储单元包括：第一二端存储元件；第二二端存储元件；控制器电路，其被配置成将所述第一二端存储元件编程至一个或多个状态并将所述第二二端存储元件编程至一个或多个状态，其中所述第一二端存储元件的状态和所述第二二端存储元件的状态相互依赖；以及测量电路，其被配置成测量与所述第一二端存储元件的状态相关联的第一二端存储元件信号和与所述第二二端存储元件的状态相关联的第二二端存储元件信号之间的差信号。
-
公开(公告)号：CN101939838B
公开(公告)日：2013-03-27
申请号：CN200980104178.8
申请日：2009-02-05
Applicant: 美光科技公司
Inventor： 刘峻
IPC: H01L27/115 , H01L21/8247
CPC classification number: G11C13/0004 , C07D213/81 , C07D401/06 , C07D401/12 , C07D401/14 , G11C5/025 , G11C5/063 , G11C13/0023 , G11C13/003 , G11C2213/72 , G11C2213/74 , G11C2213/78 , G11C2213/79 , H01L27/1021
Abstract: 本发明展示所描述的存储器装置及方法，其提供各种改进，包括用于例如读取及写入等操作的改进的单元隔离。另外，本发明展示用于寻址及存取单元的方法及装置，其提供简单且有效的方式以管理具有与每一存取晶体管相关联的多个单元的装置。多单元装置的实例包括具有与每一存取晶体管相关联的多个单元的相变存储器装置。
-
公开(公告)号：CN102479542A
公开(公告)日：2012-05-30
申请号：CN201110404708.X
申请日：2011-11-28
Applicant: 希捷科技有限公司
IPC: G11C11/16
CPC classification number: G11C11/1675 , G11C11/161 , G11C11/1659 , G11C11/1677 , G11C11/1697 , G11C11/5607 , G11C2213/78 , H01L27/228 , H01L43/08 , H01L43/12
Abstract: 用于将数据写至诸如自旋扭矩转移随机存取存储器(STRAM)存储单元之类的磁性存储元件的方法和装置。根据各实施例，多层单元(MLC)磁性存储单元叠层具有连接于第一控制线的第一和第二磁性存储元件以及连接于第二控制线的开关器件。第一存储元件并联于第二存储元件，而第一和第二存储元件串联于开关器件。第一和第二存储元件进一步设置在叠层内不同的非重叠高度上。编程电流在第一和第二控制线之间流过以同时将第一和第二磁性存储元件设定至不同编程的电阻。
-
Patent Agency Ranking
公开(公告)号：CN102473456A
公开(公告)日：2012-05-23
申请号：CN201080032414.2
申请日：2010-07-09
Applicant: 希捷科技有限公司
CPC classification number: G11C13/003 , G11C2213/76 , G11C2213/77 , G11C2213/78 , H01L27/2436 , H01L27/2463 , H01L45/085 , H01L45/1233 , H01L45/1246 , H01L45/1266 , H01L45/147
Abstract: 一种用于从非易失性存储器单元中读取数据的方法和装置。在一些实施例中，非易失性存储器单元的交点阵列被排列为诸个行和列。提供了选择电路，用于激活第一存储器单元块并停用第二存储器单元块。进一步的，提供了读取电路，用于藉由将第一阻性状态编程至与第一存储器单元块相对应的块选择组件并将第二阻性状态编程至与第二存储器单元块相对应的块选择组件，读取第一存储器单元块中的预定存储器单元的逻辑状态，并且具有减少的漏电流。
-
公开(公告)号：CN102005242A
公开(公告)日：2011-04-06
申请号：CN200910194782.6
申请日：2009-08-28
Applicant: 中芯国际集成电路制造(上海)有限公司
CPC classification number: G11C13/0007 , G11C13/003 , G11C2013/0071 , G11C2013/0078 , G11C2013/0083 , G11C2213/78 , G11C2213/79
Abstract: 本发明提供了电阻随机存储器及其驱动方法，其中所述的一种电阻随机存储器包括由存储单元所组成的存储阵列，所述存储单元包括一个存储电阻以及一个选通管；所述存储电阻的一端连接位线，另一端连接选通管；所述选通管为场效应晶体管，其中栅极连接字线；所述场效应晶体管的GIDL漏电流为存储单元的读、写操作电流。本发明利用场效应晶体管中的GIDL漏电流作为读、写操作电流；一方面，GIDL漏电流较现有的电阻随机存储器的晶体管开启时的导通电流较大，能够减小存储器上选通管的功耗，而增强存储电阻上的功耗以获得良好的加热或者相变效果，另一方面，还能够避开GIDL漏电流的负面影响。
-
公开(公告)号：CN1823418A
公开(公告)日：2006-08-23
申请号：CN200480020262.9
申请日：2004-05-13
Applicant: 微米技术有限公司
CPC classification number: H01L27/228 , B82Y10/00 , G11C11/1659 , G11C11/1673 , G11C2213/78 , H01L2924/0002 , H01L2924/00
Abstract: 本发明涉及存储技术和对存储器阵列体系结构的新变化以便包括交叉点和1T－1Cell体系结构的某些优点。通过组合这些设计的某些特征，利用了1T－1Cell体系结构的快速读取时间和高信噪比以及交叉点体系结构的高封装密度的优点。单个访问晶体管16用来读取多个存储单元，其可以在“Z”轴方向上布置的多个存储器阵列层中彼此垂直地向上堆叠。
-
公开(公告)号：CN1368752A
公开(公告)日：2002-09-11
申请号：CN01141060.4
申请日：2001-09-29
Applicant: 惠普公司
Inventor： L·T·特兰
CPC classification number: H01L27/224 , G11C11/15 , G11C2213/72 , G11C2213/78 , G11C2213/79 , H01L27/228
Abstract: 一种信息存储设备(8),包括一个存储器元件(12)的电阻交叉点阵列(10)和很多用于在读操作期间阻塞阵列(10)中的寄生路径电流的设备(22,222)。每个阻塞设备(22,222)连接到阵列中的一组存储器元件(10)并为其共享。
-
公开(公告)号：CN106256003B
公开(公告)日：2019-07-05
申请号：CN201480076983.5
申请日：2014-09-11
Applicant: 东芝存储器株式会社
IPC: G11C11/15
CPC classification number: G11C11/161 , G11C11/1655 , G11C11/1659 , G11C11/1673 , G11C11/1675 , G11C11/1693 , G11C13/0026 , G11C13/0061 , G11C13/0069 , G11C2013/0076 , G11C2213/78 , G11C2213/79 , H01L27/228 , H01L43/08 , H01L43/10
Abstract: 根据一个实施例，可变变化存储器包括：位线、字线、存储器单元阵列、谐振线、时钟发生器以及写入驱动器。位线在第一方向中延伸。字线在第二方向中延伸。存储器单元阵列包括块。每一个块包括存储器单元，该存储器单元包括晶体管和可变电阻元件。谐振线连接到位线。时钟发生器被布置在存储器单元阵列中，并且向谐振线施加电压。写入驱动器向位线供应写入电流。电压以预定周期振荡并且写入电流被供应给位线。
-
-
-
-
-
-
-
-
-
Search Results
75
records
(took 0.02 seconds)
