公开(公告)号：CN107424645A

公开(公告)日：2017-12-01

申请号：CN201710374650.6

申请日：2017-05-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 马合木提·斯楠吉尔 ,  藤原英弘 ,  廖宏仁 ,  张琮永 ,  陈炎辉 ,  萨希尔·普里特·辛格

IPC: G11C11/40

Abstract: 在一些实施例中，一种半导体存储器件包含布置为行和列的半导体存储单元的阵列。所述阵列包含存储单元的第一段和存储单元的第二段。第一局部互补位线对在存储单元的所述第一段上方延伸并且与沿着存储单元的所述第一段内的第一列的多个存储单元相连接。第二对局部互补位线在存储单元的所述第二段上方延伸并且与沿着存储单元的所述第二段内的所述第一列的多个存储单元相连接。开关对设置于存储单元的所述第一段和所述第二段之间。所述开关对配置为有选择地将所述第一局部互补位线对与所述第二局部互补位线对串联连接。本发明还提供了静态随机存取存储器(SRAM)器件。

公开(公告)号：CN106783857A

公开(公告)日：2017-05-31

申请号：CN201610907219.9

申请日：2016-10-19

Applicant: 台湾积体电路制造股份有限公司

Inventor： 藤原英弘 ,  詹伟闵 ,  林志宇 ,  陈炎辉 ,  廖宏仁

IPC: H01L27/11 ,  H01L23/528 ,  H01L21/8244

Abstract: 本发明公开了一种存储器件，包括：存储器位单元、第一字线、成对的金属岛状件和成对的连接金属线。第一字线设置在第一金属层中并且电连接至存储器位单元。成对的金属岛状件在第一金属层中设置在字线的相对两侧处并且电连接至电源。成对的连接金属线设置在第二金属层中并且配置成将金属岛状件分别电连接至存储器位单元。本发明还提供了用于制造存储器件的方法。

公开(公告)号：CN102623436B

公开(公告)日：2015-07-15

申请号：CN201210011810.8

申请日：2012-01-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 萧有呈 ,  陈炎辉 ,  陈蓉萱 ,  周绍禹 ,  田丽钧 ,  廖宏仁

IPC: H01L23/538 ,  H01L21/768

CPC classification number: H01L21/76879 ,  H01L21/768 ,  H01L21/76832 ,  H01L23/4824 ,  H01L23/485 ,  H01L23/522 ,  H01L23/528 ,  H01L23/5286 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明公开了一种分布式金属布线方法和系统。一个实施例包括金属_0层，该金属_1层位于金属_0层上方。金属_1层包括间单独的多个并联线，其中，并联线中都具有不同的信号，并且分布在整个金属_1层上。这种布局缩短了电流经过的距离，从而减小了金属_0层中的寄生电阻。另外，金属_1层中的这种分布式布局使得金属_2层中的连接不必带有通孔的锤头连接。

公开(公告)号：CN104700888A

公开(公告)日：2015-06-10

申请号：CN201410743598.3

申请日：2014-12-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林子贵 ,  廖宏仁 ,  陈炎辉 ,  吴经纬

IPC: G11C11/413 ,  G11C11/417

CPC classification number: G11C7/1075 ,  G11C11/413 ,  H01L27/11 ,  H01L2924/0002

Abstract: 一种三端口三维位单元，通常包括设置在第一层级上的单元的读部分。读部分包括多个读端口元件。三端口位单元还包括设置在相对于第一层级垂直堆叠的第二层级上单元的写部分。第一层级和第二层级使用至少一个通孔耦合。写部分包括多个写端口元件。本发明还提供了三维三端口位单元的组装方法。

公开(公告)号：CN102738065B

公开(公告)日：2014-09-24

申请号：CN201110232185.5

申请日：2011-08-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 潘显裕 ,  陈蓉萱 ,  周绍禹 ,  陈炎辉 ,  廖宏仁

IPC: H01L21/768 ,  H01L23/528 ,  H01L27/02

CPC classification number: H01L27/1116 ,  H01L21/768 ,  H01L27/0207 ,  H01L27/11 ,  H01L2027/11887

Abstract: 一种用于形成字线解码器器件和具有字线解码器单元的其他器件的方法和布局，提供了使用非DPL光刻操作形成金属互连层，并且提供了使用下部金属层或中部金属层或者相邻引线材料缝合设置在末端的晶体管。可以将晶体管设置在纵向配置的字线解码器或者其他单元中或者附近，并且使用金属或引线材料连接的引线降低了晶体管之间的栅极电阻并且避免了RC信号延迟。本发明还公开了一种用于在半导体器件中形成器件单元的布局方案和方法。

公开(公告)号：CN102340285B

公开(公告)日：2014-07-30

申请号：CN201110068092.3

申请日：2011-03-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陆崇基 ,  廖宏仁 ,  李政宏 ,  陶昌雄 ,  蓝丽娇 ,  郑宏正

IPC: H03F3/45

CPC classification number: G11C7/067 ,  G11C7/065

Abstract: 本发明公开了一种用以产生与放大差动信号的电路与方法。关于电路的一些实施例包含：第一左晶体管，其具有第一左汲极、第一左闸极和第一左源极；第二左晶体管，其具有第二左汲极、第二左闸极、和第二左源极；第三左晶体管，其具有第三左汲极、第三左闸极和第三左源极；第一右晶体管，其具有第一右汲极、第一右闸极和第一右源极；第二右晶体管，其具有第二右汲极、第二右闸极和第二右源极；第三右晶体管，其具有第三右汲极、第三右闸极和第三右源极；左节点，其是电性耦接第一左汲极、第二左汲极、第二左闸极、第三右闸极和第三左汲极；以及右节点，其是电性耦接第一右汲极、第二右汲极、第二右闸极、第三左闸极和第三右汲极。

公开(公告)号：CN102148052B

公开(公告)日：2014-05-14

申请号：CN201010243661.9

申请日：2010-07-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陆崇基 ,  李政宏 ,  廖宏仁 ,  陈旭顺 ,  郑宏正 ,  吴重毅 ,  乌普·夏拉斯·钱德拉

IPC: G11C7/12

CPC classification number: G11C8/08 ,  G11C8/10

Abstract: 本发明提供一种电路装置，包括一区域控制电路，具有一电平偏移器，其中该电平偏移器将该第一地址信号由一第一电压电平偏移至一第二电压电平，以回应所接受的一第一地址信号，该区域控制电路可提供一准偏移过的第一地址信号；以及一字线驱动器，具有至少一输入以及一输出，该至少一输入用以接收多个地址信号，其中该至少一输入包括一第一输入，用以耦接至该区域控制电路以接收该准偏移过的第一地址信号，而该输出电性耦接至一存储器单元阵列的一字线。本发明透过在区域控制电路上使用电平偏移器，可减少双电源存储器装置中使用电平偏移器的数量。

公开(公告)号：CN101740116B

公开(公告)日：2013-08-28

申请号：CN200910140788.5

申请日：2009-05-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴瑞仁 ,  陈炎辉 ,  周绍禹 ,  廖宏仁

IPC: G11C11/412 ,  G11C11/419

CPC classification number: G11C11/412

Abstract: 本发明揭露一种静态随机存取内存(static random access memory，SRAM)单元，包含一对交错耦合反向器，含有第一储存节点，以及第一N型金属氧化物半导体晶体管，含有栅极，第一与第二源/漏极，分别与第一储存节点，读入字符线(read word-line，RWL)以及第一读入位线(read bit-line，RBL)相连，读入字符线以及第一读入位线在进行读取动作时被启动，而在进行写入动作时不被启动。

公开(公告)号：CN103219035A

公开(公告)日：2013-07-24

申请号：CN201210192149.5

申请日：2012-06-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林志宇 ,  詹伟闵 ,  陈炎辉 ,  廖宏仁 ,  张琮永

IPC: G11C11/413 ,  G11C11/417

CPC classification number: G11C11/419

Abstract: 本发明涉及存储电路和将数据写入存储电路的方法。该电路包括第一节点、第二节点、存储单元、第一数据线、第二数据线和写驱动器。存储单元连接至第一节点和第二节点，并通过第一节点处的第一电压和第二节点处的第二电压供电。第一数据线和第二数据线连接至存储单元。在写操作期间，写驱动器具有承载小于第一电压的第三电压的第三节点。写驱动器连接至第一数据线和第二数据线，并被配置为在写操作期间选择性地将第一数据线和第二数据线中的一条连接至第三节点并且将第一数据线和第二数据线中的另外一条连接至第一节点。

公开(公告)号：CN102623436A

公开(公告)日：2012-08-01

申请号：CN201210011810.8

申请日：2012-01-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 萧有呈 ,  陈炎辉 ,  陈蓉萱 ,  周绍禹 ,  田丽钧 ,  廖宏仁

IPC: H01L23/538 ,  H01L21/768

CPC classification number: H01L21/76879 ,  H01L21/768 ,  H01L21/76832 ,  H01L23/4824 ,  H01L23/485 ,  H01L23/522 ,  H01L23/528 ,  H01L23/5286 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明公开了一种分布式金属布线方法和系统。一个实施例包括金属_0层，该金属_1层位于金属_0层上方。金属_1层包括间单独的多个并联线，其中，并联线中都具有不同的信号，并且分布在整个金属_1层上。这种布局缩短了电流经过的距离，从而减小了金属_0层中的寄生电阻。另外，金属_1层中的这种分布式布局使得金属_2层中的连接不必带有通孔的锤头连接。