公开(公告)号：CN1866540B

公开(公告)日：2012-06-06

申请号：CN200610084061.6

申请日：2006-05-19

Applicant: 株式会社半导体能源研究所

Inventor： 大沼英人 ,  永井雅晴 ,  纳光明 ,  坂仓真之 ,  小森茂树 ,  山崎舜平

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L27/124 ,  H01L27/1214 ,  H01L27/1251 ,  H01L27/1288 ,  H01L27/14623 ,  H01L27/3244 ,  H01L29/78645

Abstract: 本发明的一个目的在于，在有限的面积中形成多个元件，以便减少由用于集成的元件占用的面积，使得可在诸如液晶显示设备和含有EL元件的发光设备的半导体设备中推动更高的分辨率(增加像素数量)、以小型化来减少每一显示像素的节距以及驱动像素部分的驱动电路的集成。对光刻过程应用配备有由衍射光栅图案或半透明薄膜构成并具有降低光强度的功能的辅助图案的光掩膜或标线，用于形成栅电极以便形成复杂栅电极。此外，可通过仅仅改变掩膜而无需增加处理的次数在同一衬底上形成具有上述多栅结构的顶栅TFT和具有单栅结构的顶栅TFT。

公开(公告)号：CN101339899B

公开(公告)日：2012-02-08

申请号：CN200810137910.9

申请日：2008-07-03

Applicant: 株式会社半导体能源研究所

Inventor： 下村明久 ,  大沼英人 ,  挂端哲弥 ,  牧野贤一郎

IPC: H01L21/00 ,  H01L21/20 ,  H01L21/762 ,  H01L21/84 ,  H01L21/336 ,  H01L21/268

CPC classification number: H01L21/76254

Abstract: 本发明的目的在于提供一种SOI衬底的制造方法，该SOI衬底具备即使在使用玻璃衬底等的耐热温度低的衬底时也可以承受实际工作的半导体层。另外，本发明的目的还在于提供使用这种SOI衬底的具有高性能的半导体装置。使用波长为365nm以上且700nm以下的光来对从半导体衬底分离且接合到具有绝缘表面的支撑衬底上的半导体层照射光，并且在将光波长及半导体层的折射率分别设定为λ(nm)及n，m是1以上的自然数(m＝1、2、3、4...)，并且满足0≤α≤10的情况下，照射光的半导体层的厚度d(nm)满足d＝λ/2n×m±α(nm)。可以对半导体层以半导体层的光吸收率大的最适合条件照射能够在半导体层中反射并共振而进行加热处理的光。

公开(公告)号：CN101950740A

公开(公告)日：2011-01-19

申请号：CN201010231768.1

申请日：2006-10-17

Applicant: 株式会社半导体能源研究所

Inventor： 坂仓真之 ,  大沼英人 ,  桑原秀明

IPC: H01L23/52 ,  H01L21/77 ,  H01L21/768

CPC classification number: H01L27/1244 ,  H01L21/32139 ,  H01L21/76816 ,  H01L21/76834 ,  H01L21/76879 ,  H01L21/76886 ,  H01L23/528 ,  H01L27/1214 ,  H01L27/1222 ,  H01L27/124 ,  H01L27/1259 ,  H01L27/1274 ,  H01L27/1288 ,  H01L27/3276 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明的一个目的是在不增加步骤数的情况下防止断裂或不良接触，从而形成具有高驱动性能和可靠性的集成电路。本发明将各自设有衍射光栅图案或由具有光强减小功能的半透明膜形成的辅助图案的光掩模或光罩应用于在引线的重叠部分中形成引线的光刻步骤。并且形成用作两层结构的下引线的导电膜，然后，形成抗蚀剂图案以形成下引线的第一层和窄于第一层的第二层来减缓陡直阶梯。

公开(公告)号：CN101908476A

公开(公告)日：2010-12-08

申请号：CN201010226655.2

申请日：2006-12-27

Applicant: 株式会社半导体能源研究所

Inventor： 大沼英人

IPC: H01L21/28 ,  H01L21/768 ,  H01L21/84 ,  H01L27/12

CPC classification number: H01L27/1288 ,  H01L21/266 ,  H01L21/76816 ,  H01L21/84 ,  H01L23/5227 ,  H01L27/1214 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明的目的是通过使形成集成电路的图案实现微小化，来提供可以缩小芯片面积的半导体装置的制造方法。例如，本发明的目的是缩小由薄膜晶体管形成的用于IC卡或IC标签的IC芯片。本发明的制造方法包括以下步骤：形成栅电极；在所述栅电极上形成绝缘层；以及在所述绝缘层中形成开口部分。通过使用相移掩模或者全息掩模的曝光工艺，以进行形成栅电极的步骤和在绝缘层中形成开口部分的步骤的一方或双方。因此，即使是玻璃衬底那样平坦度欠佳的衬底，也可以形成微小的图案。

公开(公告)号：CN1983586B

公开(公告)日：2010-09-08

申请号：CN200610137422.9

申请日：2006-10-17

Applicant: 株式会社半导体能源研究所

Inventor： 坂仓真之 ,  大沼英人 ,  桑原秀明

IPC: H01L23/522 ,  H01L21/768

CPC classification number: H01L27/1244 ,  H01L21/32139 ,  H01L21/76816 ,  H01L21/76834 ,  H01L21/76879 ,  H01L21/76886 ,  H01L23/528 ,  H01L27/1214 ,  H01L27/1222 ,  H01L27/124 ,  H01L27/1259 ,  H01L27/1274 ,  H01L27/1288 ,  H01L27/3276 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供了一种包括具有高驱动性能和可靠性的电路的半导体装置及其制造方法。本发明的一个目的是在不增加步骤数的情况下防止断裂或不良接触，从而形成具有高驱动性能和可靠性的集成电路。本发明将各自设有衍射光栅图案或由具有光强减小功能的半透明膜形成的辅助图案的光掩模或光罩应用于在引线的重叠部分中形成引线的光刻步骤。并且形成用作两层结构的下引线的导电膜，然后，形成抗蚀剂图案以形成下引线的第一层和窄于第一层的第二层来减缓陡直阶梯。

公开(公告)号：CN101796613A

公开(公告)日：2010-08-04

申请号：CN200880106523.7

申请日：2008-09-05

Applicant: 株式会社半导体能源研究所

Inventor： 大沼英人 ,  饭洼阳一 ,  山本孔明 ,  牧野贤一郎 ,  下村明久 ,  比嘉荣二 ,  沟井达也 ,  永野庸治 ,  井坂史人 ,  挂端哲弥 ,  山崎舜平

IPC: H01L21/02 ,  H01L21/336 ,  H01L27/12 ,  H01L29/786

CPC classification number: H01L27/1266 ,  H01L21/2007 ,  H01L21/76254 ,  H01L21/84 ,  H01L27/1214 ,  H01L29/4908 ,  H01L29/66772 ,  H01L29/78603 ,  H01L29/78654

Abstract: 本发明名称为半导体装置及电子设备。通过使用以低耐热性衬底为基底衬底的SOI衬底来提供高性能半导体装置。而且，以不进行化学抛光的方式提供高性能半导体装置。再者，提供一种使用该半导体装置的电子设备。包括绝缘衬底上的绝缘层、绝缘层上的接合层、以及接合层上的单晶半导体层，至于单晶半导体层，其上部表面的凹凸形状的算术平均粗糙度为大于或等于1nm且小于或等于7nm。或者，凹凸形状的均方根粗糙度可以为大于或等于1nm且小于或等于10nm。或者，凹凸形状的最大高度差可以为大于或等于5nm且小于或等于250nm。

公开(公告)号：CN100570850C

公开(公告)日：2009-12-16

申请号：CN200510128580.3

申请日：2005-11-29

Applicant: 株式会社半导体能源研究所

Inventor： 冈本悟 ,  藤井照幸 ,  大沼英人 ,  石塚章广

IPC: H01L21/768 ,  H01L21/3213

CPC classification number: H01L27/124 ,  C23F1/20 ,  C23F1/26 ,  G02F1/136227 ,  G02F2001/13629 ,  H01L21/32134 ,  H01L21/32136 ,  H01L21/76838 ,  H01L21/76885

Abstract: 本发明的目标是提供包含具有优选形状的布线的半导体器件。在制造方法中，包含步骤：形成连接到元件的第一导电层并在该导电层上形成第二导电层；在该第二导电层上形成抗蚀剂掩模；使用该掩模进行干法蚀刻处理该第二导电层；并使用剩下的掩模进行湿法蚀刻来处理该第一导电层，其中在该干法蚀刻中，第二导电层的蚀刻速率高于第一导电层的蚀刻速率，且其中在该湿法蚀刻中，第二导电层的蚀刻速率等于或高于第一导电层的蚀刻速率。

公开(公告)号：CN101599464A

公开(公告)日：2009-12-09

申请号：CN200910141555.7

申请日：2009-06-04

Applicant: 株式会社半导体能源研究所

Inventor： 加藤翔 ,  鸟海聪志 ,  井坂史人 ,  大沼英人

IPC: H01L21/84 ,  H01L21/336 ,  H01L21/268 ,  H01L21/78 ,  H01L21/20

CPC classification number: H01L21/84 ,  H01L21/76251

Abstract: 本发明的目的之一在于制造适合批量生产的半导体衬底、以及使用该半导体衬底的半导体装置。在所公开的发明的一种方式中，在支撑衬底上形成至少具有绝缘层、第一电极、第一杂质半导体层的叠层体；在第一杂质半导体层上形成添加有赋予一种导电类型的杂质元素的第一半导体层；在第一半导体层上利用与第一半导体层不同的条件形成添加有赋予一种导电类型的杂质元素的第二半导体层；通过固相生长法，提高第一半导体层及第二半导体层的结晶性，形成第二杂质半导体层；对第二杂质半导体层添加赋予一种导电类型的杂质元素，并添加赋予与一种导电类型不同的导电类型的杂质元素，并且隔着栅绝缘层形成栅电极层，形成源电极层或漏电极层。

公开(公告)号：CN101409215A

公开(公告)日：2009-04-15

申请号：CN200810166534.6

申请日：2008-10-10

Applicant: 株式会社半导体能源研究所

Inventor： 山崎舜平 ,  大沼英人 ,  饭漥阳一 ,  山本孔明 ,  牧野贤一郎

IPC: H01L21/00 ,  H01L21/20 ,  H01L21/306 ,  H01L21/762 ,  H01L21/84

CPC classification number: H01L27/1266 ,  H01L21/76254 ,  H01L27/1214 ,  H01L29/66772

Abstract: 提供一种用于制造设置有甚至当使用了诸如玻璃基板等等之类的具有低耐热温度的基板时仍可实际使用的半导体层的SOI基板的方法。该半导体层通过以下步骤转变为支撑基板：用离子从一表面的离子照射半导体晶片以形成损伤层；在该半导体晶片的一表面上形成绝缘层；使支撑基板的一表面附着到形成在半导体晶片上的绝缘层上，并进行热处理以将该支撑基板结合到半导体晶片上；以及在损伤层处分离为半导体晶片和支撑基板。通过湿法刻蚀和用激光束照射半导体层的表面去除在半导体层上部分剩余的损伤层。

公开(公告)号：CN101339899A

公开(公告)日：2009-01-07

申请号：CN200810137910.9

申请日：2008-07-03

Applicant: 株式会社半导体能源研究所

Inventor： 下村明久 ,  大沼英人 ,  挂端哲弥 ,  牧野贤一郎

IPC: H01L21/00 ,  H01L21/20 ,  H01L21/762 ,  H01L21/84 ,  H01L21/336 ,  H01L21/268

CPC classification number: H01L21/76254

Abstract: 本发明的目的在于提供一种SOI衬底的制造方法，该SOI衬底具备即使在使用玻璃衬底等的耐热温度低的衬底时也可以承受实际工作的半导体层。另外，本发明的目的还在于提供使用这种SOI衬底的具有高性能的半导体装置。使用波长为365nm以上且700nm以下的光来对从半导体衬底分离且接合到具有绝缘表面的支撑衬底上的半导体层照射光，并且在将光波长及半导体层的折射率分别设定为λ(nm)及n，m是1以上的自然数(m＝1、2、3、4…)，并且满足0≤α≤10的情况下，照射光的半导体层的厚度d(nm)满足d＝λ/2n×m±α(nm)。可以对半导体层以半导体层的光吸收率大的最适合条件照射能够在半导体层中反射并共振而进行加热处理的光。