一种介电材料的制备方法及半导体结构

    公开(公告)号:CN113078044B

    公开(公告)日:2024-06-14

    申请号:CN202110320623.7

    申请日:2021-03-25

    Abstract: 本发明提供一种介电材料的制备方法及半导体结构,该制备方法包括以下步骤:提供一基底,并依次形成石墨烯层、至少一介电材料层及支撑层;将由介电材料层及支撑层组成的叠层结构从石墨烯层表面机械剥离;将叠层结构转移至目标衬底,介电材料与目标衬底的表面接触;去除支撑层,并使介电材料层留在目标衬底的表面。本发明通过在石墨烯上制作介电材料层,利用石墨烯与介电材料层间较弱的范德华接触易于剥离的特点,实现任意介电材料层的剥离,并转移至任意目标衬底形成范德华接触,扩展了介电材料层的可应用范围,减少了介电材料层制作过程对目标衬底材料的损伤,有助于提高器件性能,并降低介电材料层的制作成本。

    一种石墨烯转移方法
    53.
    发明公开

    公开(公告)号:CN116143111A

    公开(公告)日:2023-05-23

    申请号:CN202310072241.6

    申请日:2023-01-17

    Abstract: 本发明涉及一种石墨烯转移方法,包括:石墨烯生长、应力层沉积、临时键合胶成膜、衬底贴附、剥离、与目标衬底范德华键合、解键合、清洗、应力层刻蚀。本发明可以获得无掺杂、金属痕迹残留、无破损、无褶皱、原子级平坦的石墨烯,可用于规模化生产、半导体兼容的石墨烯,具有良好的市场应用前景。

    高密度锗纳米线的制备方法

    公开(公告)号:CN109280903B

    公开(公告)日:2020-10-20

    申请号:CN201811245546.8

    申请日:2018-10-24

    Abstract: 本发明提供一种高密度锗纳米线的制备方法,包括如下步骤:1)提供一锗衬底,锗衬底包括相对的第一表面及第二表面;2)于锗衬底的第一表面生长石墨烯;3)于锗衬底的第一表面形成铟催化剂层,且铟催化剂层至少覆盖石墨烯;4)于铟催化剂层远离锗衬底的表面生长锗纳米线。本发明无需采用电子束蒸发的方式沉积金属,大大简化了锗纳米线制备的工艺流程,并降低成本,非常适合于大规模低成本的锗纳米线的制备;本发明采用铟作为催化剂生长的锗纳米线具有较高的长宽比,同时具有较高的表面密度,这些特点使得该方法更便于锗纳米线的转移与应用,从而为基于四族纳米线的器件制备奠定工艺基础;同时,本发明制备的锗纳米线具有很好的稳定性和重复性。

    高敏感度中红外光电探测器及其制备方法

    公开(公告)号:CN109473506A

    公开(公告)日:2019-03-15

    申请号:CN201811243151.4

    申请日:2018-10-24

    Abstract: 本发明提供一种高敏感度中红外光电探测器及其制备方法,包括如下步骤:1)提供一基底;2)于基底的上表面形成石墨烯层;3)于石墨烯层的上表面形成量子点;4)于形成有量子点的石墨烯层上表面形成第一电极及第二电极,第一电极与第二电极之间具有导通沟道区域;5)去除导通沟道区域之外裸露的量子点及导通沟道区域之外裸露的石墨烯层,并保留位于导通沟道区域内的量子点及石墨烯层。本发明通过在石墨烯层上生长量子点,可以显著提高石墨烯层在中红外波段的探测灵敏度,在中红外探测领域具有广阔的应用前景;同时,可以减少了载流子复合,提高了载流子寿命,因此可以提升光探测器件的响应灵敏度。

    一种利用离子注入制备掺杂石墨烯的方法

    公开(公告)号:CN108862252A

    公开(公告)日:2018-11-23

    申请号:CN201810736450.5

    申请日:2018-07-06

    Abstract: 本发明提供一种利用离子注入制备掺杂石墨烯的方法,所述方法包括,提供一衬底,于所述衬底上使用CVD工艺进行石墨烯生长,形成石墨烯层;于所述石墨烯层上形成一保护层,所述保护层完全覆盖所述石墨烯层;使用离子注入技术通过所述保护层向所述石墨烯层中注入掺杂元素;除去所述保护层,裸露出所述石墨烯层;使用CVD工艺对裸露出的所述石墨烯层进行石墨烯修复生长,以修复所述石墨烯中由于离子注入引起的缺陷,进而形成掺杂石墨烯层。利用本发明的技术方案,可制备可控掺杂量的n型或p型的高质量石墨烯,可通过控制注入区域,制备图案化掺杂的石墨烯;本发明的技术方案可适用于使用CVD工艺在衬底X上生长的石墨烯的掺杂,应用范围广。

    剥离位置精确可控的绝缘体上材料的制备方法

    公开(公告)号:CN104752309B

    公开(公告)日:2018-07-31

    申请号:CN201310732418.7

    申请日:2013-12-26

    Abstract: 本发明提供种剥离位置精确可控的绝缘体上材料的制备方法,包括以下步骤:S1:提供Si衬底,在其表面外延生长掺杂单晶层;所述掺杂单晶层厚度大于15 nm;S2:在所述掺杂单晶层表面外延生长单晶薄膜;S3:在所述单晶薄膜表面形成SiO层;S4:进行离子注入,使离子峰值分布在所述SiO层以下预设范围内;S5:提供表面具有绝缘层的基板与所述单晶薄膜表面的SiO层键合形成键合片,并进行退火以使所述键合片在预设位置剥离,得到绝缘体上材料。本发明利用较厚掺杂单晶层对注入离子的吸附作用,并控制注入深度,使剥离界面为所述掺杂单晶层的上表面、下表面或其中离子分布峰值处,从而达到精确控制剥离位置的目的。

    场效应晶体管结构及其制备方法

    公开(公告)号:CN107871780A

    公开(公告)日:2018-04-03

    申请号:CN201711155137.4

    申请日:2017-11-20

    Abstract: 本发明提供一种场效应晶体管结构及制备方法,制备包括提供基底,于基底表面沉积由至少一层第一材料层及至少一层第二材料层;定义有源区和浅沟槽隔离区;刻蚀有源区形成沟道区及源区和漏区;腐蚀沟道区内的第一材料层或第二材料层,得到至少一条纳米线沟道;于纳米线沟道表面沉积介质层和栅极结构层;于栅极结构层、源区以及漏区表面制作栅电极、源电极以及漏电极,完成所述场效应晶体管的制备。通过上述方案,以堆叠的Si或SiGe材料层形成三维堆叠的环栅纳米线沟道,在相同的平面区域上,增加沟道截面积,增强器件的性能,增强栅控能力并增强器件的稳定性,在减小器件尺寸的同时增强载流子输运能力、提高器件性能,省略源漏掺杂步骤,工艺过程简单。

    一种绝缘体上应变薄膜结构及调节应变薄膜应力的方法

    公开(公告)号:CN104934294B

    公开(公告)日:2018-01-30

    申请号:CN201410100517.8

    申请日:2014-03-18

    Abstract: 本发明提供一种绝缘体上应变薄膜结构,包括半导体衬底、形成于所述半导体衬底上的埋氧层及形成于所述埋氧层上的顶层应变半导体层;所述顶层应变半导体层中形成有预设图形微结构;所述微结构包括一主体及分布于所述主体边缘的至少两条桥线;所述微结构下方的埋氧层被挖空,所述微结构处于悬空状态;所述桥线处于拉伸状态。本发明通过图形化在绝缘体上应变半导体层中形成预设图形微结构,并通过腐蚀去除微结构下方的埋氧层,使得微结构悬空,得到了悬浮条件下顶层应变半导体层的应力分布,从而改变顶层半导体层中微结构本身的固有应力,实现应力的调控。通过切断微结构的部分桥线,可以进一步增加应力,制备得到高质量、大应力的纳米应变薄膜。

Patent Agency Ranking