-
公开(公告)号：CN111435649B
公开(公告)日：2023-12-01
申请号：CN201910027054.X
申请日：2019-01-11
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/762 , H01L21/3065 , H01L27/12 , B82Y40/00
Abstract: 本发明提供一种基于图形化SOI衬底的半导体纳米线结构及其制备方法，包括：在第二半导体衬底中进行离子注入形成剥离界面；于第一绝缘层中形成凹槽，所述凹槽未贯穿所述第一绝缘层；键合第二半导体衬底及第一绝缘层，以形成空腔；进行退火工艺加强键合强度，并使第二半导体衬底从剥离界面处剥离，形成顶半导体层；图形化刻蚀所述顶半导体层，以形成悬空并横跨于所述凹槽上的半导体纳米线结构。本发明先制作出图形化结构的SOI衬底，该SOI衬底可通过干法刻蚀直接制备镂空的半导体纳米线，在制备半导体纳米线时，不需要进行各项同性的湿法腐蚀，可有效避免内凹性空腔的产生。
-
公开(公告)号：CN111435641B
公开(公告)日：2022-06-24
申请号：CN201910027040.8
申请日：2019-01-11
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/335 , H01L29/775 , H01L29/423 , B82Y10/00 , B82Y40/00
Abstract: 本发明提供一种三维堆叠的环栅晶体管及其制备方法，方法包括：1)提供SOI衬底，其绝缘层中形成有凹槽；2)形成悬空并横跨于凹槽上且向上堆叠的半导体纳米线结构；3)对半导体纳米线结构进行圆化及减薄；4)于半导体纳米线表面形成全包围式的栅介质层及栅电极层；5)以栅电极层为掩膜，离子注入以形成源区及漏区；6)去除栅电极层包围以外的栅介质层；7)于源区及漏区形成源电极及漏电极。本发明采用栅电极层作为掩膜进行源区及漏区的自对准注入，可有效提高工艺稳定性以及注入精度。本发明在制备半导体纳米线时，不需要进行各项同性的湿法腐蚀，可有效避免内凹性空腔的产生。本发明可有效提高器件的集成度。
-
公开(公告)号：CN111435678B
公开(公告)日：2021-08-20
申请号：CN201910027051.6
申请日：2019-01-11
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/06 , H01L21/336
Abstract: 本发明提供一种环栅晶体管的制备方法，方法包括：1)提供SOI衬底，其绝缘层中形成有凹槽；2)形成悬空并横跨于凹槽上的半导体纳米线结构；3)对半导体纳米线结构进行圆化及减薄；4)于沟道区表面形成注入阻挡层，所述注入阻挡层显露源区及漏区的制备区域；5)进行离子注入工艺以形成源区及漏区；6)于半导体纳米线表面形成全包围式的栅介质层及栅电极层，并图形化以形成栅极结构；7)形成源电极及漏电极。本发明的环栅晶体管采用后栅工艺制备，可有效提高栅极材料的选择范围，从而实现不同的器件性能要求。本发明在制备半导体纳米线时，不需要进行各项同性的湿法腐蚀，可有效避免内凹性空腔的产生。
-
公开(公告)号：CN111435641A
公开(公告)日：2020-07-21
申请号：CN201910027040.8
申请日：2019-01-11
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/335 , H01L29/775 , H01L29/423 , B82Y10/00 , B82Y40/00
Abstract: 本发明提供一种三维堆叠的环栅晶体管及其制备方法，方法包括：1)提供SOI衬底，其绝缘层中形成有凹槽；2)形成悬空并横跨于凹槽上且向上堆叠的半导体纳米线结构；3)对半导体纳米线结构进行圆化及减薄；4)于半导体纳米线表面形成全包围式的栅介质层及栅电极层；5)以栅电极层为掩膜，离子注入以形成源区及漏区；6)去除栅电极层包围以外的栅介质层；7)于源区及漏区形成源电极及漏电极。本发明采用栅电极层作为掩膜进行源区及漏区的自对准注入，可有效提高工艺稳定性以及注入精度。本发明在制备半导体纳米线时，不需要进行各项同性的湿法腐蚀，可有效避免内凹性空腔的产生。本发明可有效提高器件的集成度。
-
公开(公告)号：CN107871780A
公开(公告)日：2018-04-03
申请号：CN201711155137.4
申请日：2017-11-20
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/775 , H01L29/06 , H01L21/335 , B82Y10/00
Abstract: 本发明提供一种场效应晶体管结构及制备方法，制备包括提供基底，于基底表面沉积由至少一层第一材料层及至少一层第二材料层；定义有源区和浅沟槽隔离区；刻蚀有源区形成沟道区及源区和漏区；腐蚀沟道区内的第一材料层或第二材料层，得到至少一条纳米线沟道；于纳米线沟道表面沉积介质层和栅极结构层；于栅极结构层、源区以及漏区表面制作栅电极、源电极以及漏电极，完成所述场效应晶体管的制备。通过上述方案，以堆叠的Si或SiGe材料层形成三维堆叠的环栅纳米线沟道，在相同的平面区域上，增加沟道截面积，增强器件的性能，增强栅控能力并增强器件的稳定性，在减小器件尺寸的同时增强载流子输运能力、提高器件性能，省略源漏掺杂步骤，工艺过程简单。
-
Patent Agency Ranking
公开(公告)号：CN111952240A
公开(公告)日：2020-11-17
申请号：CN202010850617.8
申请日：2020-08-21
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/762 , H01L21/764 , H01L27/12 , B82Y40/00
Abstract: 本发明提供一种具有纳米级空腔结构的SOI衬底及其制备方法，制备方法包括：提供第一基底，在第一基底上形成叠层结构，自下而上包括下牺牲材料层、牺牲介质层及上牺牲材料层，形成辅助侧墙，基于辅助侧墙依次刻蚀出第一辅助凹槽、第二辅助凹槽、第三辅助凹槽及凹槽结构，凹槽结构作为后续的空腔结构，将第一基底与第二基底键合，得到具有空腔结构的SOI衬底。本发明利用凸出的侧墙掩模凹槽结构得到空腔结构，制备出含有内嵌纳米级空腔的SOI衬底，可以在顶层硅中制备得到纳米级空腔，防止由于空腔特征尺寸较大顶层硅承受的应力容易超出极限。本发明可以保护器件制备过程中第一介质层受到较小的过刻蚀损伤，在第一介质层作为器件一部分时提高性能。
-
公开(公告)号：CN111293213A
公开(公告)日：2020-06-16
申请号：CN201811495195.6
申请日：2018-12-07
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种基于二维材料的磁性隧穿结器件及其制作方法，包括：第一金属连接层，形成于一CMOS电路基底上、第一金属过渡层、固定磁层，所述固定磁层为二维磁性材料层、隧穿层，所述隧穿层为二维绝缘材料层，所述隧穿层包含二维绝缘材料层的层数为1～5层、自由磁层，所述自由磁层为二维磁性材料；第二金属过渡层以及第二金属连接层。本发明在制作完隧穿层之后，采用原子层沉积工艺、化学气相沉积工艺或薄膜剥离-转移工艺制作自由磁层，可以避免隧穿层不被溅射粒子损伤，提高隧穿层的质量。本发明的隧穿层为1～5层二维绝缘材料，隧穿层的一致性非常好，大大提高隧穿几率，同时，可以使得固定磁层和自由磁层的磁化方向互不发生强烈影响。
-
公开(公告)号：CN111293212A
公开(公告)日：2020-06-16
申请号：CN201811495192.2
申请日：2018-12-07
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种基于隧穿隔离层的磁性隧穿结器件及其制作方法，该器件包括：第一金属连接层，所述第一金属连接层形成于一CMOS电路基底上、第一金属过渡层、隧穿隔离底层、固定磁层、隧穿层、自由磁层、隧穿隔离顶层、第二金属过渡层以及第二金属连接层。本发明采用原子层沉积工艺、化学气相沉积工艺或薄膜剥离-转移工艺制作自由磁层，可以避免隧穿层不被溅射粒子损伤，提高隧穿层的质量。本发明的隧穿隔离层可有效隔绝金属过渡层与固定磁层以及自由磁层，使固定磁层、自由磁层与金属过渡层间没有界面态，以保证固定磁层、自由磁层良好的铁磁性能。
-
公开(公告)号：CN111293136A
公开(公告)日：2020-06-16
申请号：CN201811495172.5
申请日：2018-12-07
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/22 , H01L23/528 , H01L21/768
Abstract: 本发明提供一种基于二维器件的三维MRAM存储结构及其制作方法，结构包括：第一存储层，包括CMOS电路基底、磁性隧穿结器件、源线金属层、字线金属层以及位线金属层；第一连接电路层，用以提供存储层的读写信号，并提供相邻两存储层之间的信号连接通路；若干个第二存储层，其采用二维半导体材料形成二维CMOS电路层，以及若干个第二连接电路层，位于相邻的第二存储层之间。本发明不需要硅穿孔工艺中先对单层芯片流片、研磨减薄以及对准焊接等步骤，而是直接将多层存储电路堆叠制备在同一衬底上，其制作工艺与CMOS工艺兼容。本发明的二维CMOS器件无须经过400～500℃以上高温处理，可提高器件的性能及工艺稳定性。
-
公开(公告)号：CN109427908A
公开(公告)日：2019-03-05
申请号：CN201710734604.2
申请日：2017-08-24
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/786 , H01L21/336 , G01N27/414 , B82Y40/00 , B82Y10/00
Abstract: 本发明提供一种三维硅纳米线阵列场效应晶体管、生物传感器及制备方法，晶体管制备包括：提供基底，并于基底表面沉积由第一材料层及第二材料层交替的叠层材料层，第二材料层为含硅材料层；形成沟道区及与其两端相连接的源区和漏区的图形；刻蚀叠层材料层，直至暴露出基底；腐蚀上述结构，得到三维硅纳米线阵列沟道、源区及漏区；于硅纳米线沟道表面沉积介质层；于源区、漏区的顶部表面以及纳米线沟道外围的基底上制作源电极、漏电极及栅电极。通过上述方案，本发明的生物传感器具有环栅式结构，可实现360°环绕式感应，硅纳米线场效应晶体管采用三维堆叠的阵列结构，可减小器件尺寸，实现信噪比的提升，省略源漏掺杂的步骤，工艺简单适于批量生产。
-
-
-
-
-
-
-
-
-
Search Results
33
records
(took 0.034 seconds)
