-
公开(公告)号：CN119361527A
公开(公告)日：2025-01-24
申请号：CN202411469823.9
申请日：2024-10-21
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/762 , H10D62/10
Abstract: 本发明提供一种SOI结构及其制备方法，包括：提供第一基底，于第一基底的第一面上形成低阻层；提供第二基底，第二基底包括位于其表层的半导体层，于半导体层上形成绝缘层；于低阻层和半导体层中的一者上形成绝缘层，通过使低阻层和半导体层中的另一者与绝缘层相键合，将第一基底与第二基底叠置；将第二基底远离绝缘层的一部分去除，以将绝缘层和半导体层转移至第一基底上。本发明的SOI结构的制备方法，通过湿法腐蚀方式形成多孔材料层之后，制作单晶半导体材料或多晶半导体材料的低阻层，多孔材料层具有较大的电阻率，而且低阻层远离衬底层与多孔材料层的界面分隔，既能够发挥多孔材料层对自由载流子的钉扎作用，还避免了漏电通路影响。
-
公开(公告)号：CN111952186B
公开(公告)日：2024-07-19
申请号：CN202010850598.9
申请日：2020-08-21
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/336 , H01L29/417 , H01L29/423 , H01L29/786
Abstract: 本发明提供一种基于空腔包围结构的场效应晶体管及制备方法，场效应晶体管包括依次层叠的基底、绝缘层及半导体顶层，半导体顶层上形成有条形栅极，条形栅极两侧分别形成有第一极与第二极，第一极为源极与漏极中的一个，第二极为源极与漏极中的另一个，绝缘层中形成有环形空腔，环形空腔在垂直投影方向上包围第一极，条形栅极位于环形空腔的一个边腔上方，边腔的宽度大于、等于或小于条形栅极的宽度，且边腔在垂直投影方向上完全覆盖条形栅极。本发明在源区或/及漏区下方引入环型空腔，且环型空腔的一边腔在垂直投影方向上完全覆盖条形栅极，可以彻底消除绝缘层导电沟道重叠构成的侧边结构，消除漏电通道，可大大提高抗总剂量辐照性能。
-
公开(公告)号：CN118198131A
公开(公告)日：2024-06-14
申请号：CN202410207650.7
申请日：2024-02-26
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/78 , H01L21/336
Abstract: 本发明涉及一种全包围栅铁电场效应晶体管及其制备方法，其特点在于设置沟道区，跨设于所述空腔之上，通过在沟道区处生长全包围栅铁电极介质层，形成全包围栅铁电场效应晶体管，使其具有优秀的电荷输运控制能力，且制备工艺兼容传统CMOS工艺节点，具有良好的市场应用前景。
-
公开(公告)号：CN111952238B
公开(公告)日：2024-06-14
申请号：CN202010849555.9
申请日：2020-08-21
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/762 , H01L21/764 , H01L27/12
Abstract: 本发明提供一种具有空腔结构的SOI衬底及其制备方法，制备方法包括：提供第一基底，在第一基底上形成第一牺牲层、第二牺牲层和侧墙结构，基于侧墙结构依次刻蚀出第一凹槽和第二凹槽，第二凹槽作为后续的空腔结构，将第一基底与第二基底键合，得到具有空腔结构的SOI衬底。本发明利用侧墙掩模制备出含有内嵌纳米级空腔的SOI衬底，利用凸出的侧墙结构作为掩膜刻蚀形成凹槽结构，得到空腔结构，进一步，可以在顶层硅中制备得到纳米级空腔，从而可以防止在制备含有微米级、亚微米级空腔的SOI衬底时，由于空腔特征尺寸较大，顶层硅承受的应力容易超出极限，发生破损。
-
公开(公告)号：CN111952185B
公开(公告)日：2024-03-29
申请号：CN202010849626.5
申请日：2020-08-21
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/336 , H01L23/544 , H01L29/786
Abstract: 本发明提供一种可降低对准难度的SOI器件及其制备方法，制备方法包括：制备SOI复合衬底，其自下而上包括底半导体层、绝缘层以及顶半导体层，绝缘层中形成有多个间隔分布的空腔，顶半导体层覆盖所述空腔，绝缘层上和/或底半导体层中形成有对准标记；刻蚀顶半导体层以定义出有源区的制备区域；形成栅介质材料层及栅极材料层并进行刻蚀以形成栅极结构；对有源区进行离子注入，以形成源极区及漏极区；以及于源极区及所述漏极区分别制备形成源极电极及漏极电极；空腔与栅极结构的交叠区域大于顶半导体层厚度的1/2。本发明在SOI复合衬底的制备过程中制备对准标记，且通过预设多空腔结构，可显著降低栅极对准难度，有助于提高器件、电路的流片良率。
-
Patent Agency Ranking
公开(公告)号：CN113539792B
公开(公告)日：2024-03-01
申请号：CN202110778341.1
申请日：2021-07-09
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/02 , H01L29/06 , H01L29/423 , H01L29/66 , H01L21/336
Abstract: 本发明提供一种多层悬空的纳米片堆叠结构及全环绕栅极晶体管的制备方法。所述多层悬空的纳米片堆叠结构的制备方法包括：在Si衬底上外延生长Si/Si1‑xGex超晶格与硅间隔层交替层叠的堆叠结构，其中0
-
公开(公告)号：CN117375547A
公开(公告)日：2024-01-09
申请号：CN202210762500.3
申请日：2022-06-29
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H03H3/02
Abstract: 本发明提供一种单晶压电薄膜体声波谐振器的制备方法，包括：在第一衬底上生长至少一层压电薄膜；形成第一电极；图形化第一电极和压电薄膜，再形成键合层；刻蚀键合层，形成第一开口；将键合层与第二衬底键合固定，所述第一开口形成空腔结构；去除第一衬底，暴露出压电薄膜的底表面，减薄压电薄膜的底表面，在压电薄膜的底表面进行二次压电薄膜生长，形成二次压电薄膜生长层；形成介质层，并图形化所述介质层，形成第二开口；形成第二电极，并制作电性引出结构。本发明通过减薄和再生长工艺制备掺杂AlN与单晶AlN相结合的压电层，有利于提升压电层厚度及质量、改善压电层应力，进一步提高体声波谐振器的机电耦合系数、品质因数Q等性能参数。
-
公开(公告)号：CN116435366A
公开(公告)日：2023-07-14
申请号：CN202310428550.2
申请日：2023-04-20
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/78 , H01L29/423 , H01L29/06 , H01L21/336
Abstract: 本发明提供一种基于绝缘体上半导体衬底上的全环绕栅器件及其制备方法，本发明的全环绕栅器件，顶栅部分与背栅部分具有较好的自对准精度，由此避免了背栅部分与源漏区域之间较大交叠区域，避免了顶栅过大而形成π沟道结构，而且背栅部分通过绝缘结构与源漏区域隔离开，进一步降低背栅部分与源漏区域的寄生电容。本发明的全环绕栅器件的制备方法，采用假栅结构作为掩膜选择性刻蚀至显露出底部假栅的侧壁，以使所得的底部假栅相关于所述顶部假栅的中线置中设置，此后通过假栅工艺形成即可获得对准精度提升的环绕栅结构，降低了制备全环绕栅晶体管的工艺复杂度，由此带来栅漏电问题的改善，同时发挥出GAA器件的优异电学性能。
-
公开(公告)号：CN113594004B
公开(公告)日：2022-07-08
申请号：CN202110864029.4
申请日：2021-07-29
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供了一种真空沟道晶体管的制备方法，所述制备方法至少包括：在第一硅衬底上沉积氧化物层；对所述氧化物层进行图形化以形成图形化区域，所述图形化区域包括具有开口的空腔和自所述空腔底部贯穿所述氧化物层的沟槽；在所述沟槽内定位生长纳米线，所述纳米线自所述第一硅衬底朝所述空腔延伸并凸入于所述空腔；在所述空腔的与所述第一硅衬底相对的一侧使所述氧化物层与第二硅衬底键合以形成内含所述空腔的SOI衬底。本发明也提供了一种真空沟道晶体管，其包括穿过所述氧化物层的顶部而进入所述真空空腔的纳米线。所述制备方法可以与现有集成电路的制造工艺完全兼容，经由所述制备方法可获得源极与漏极之间距离精确可调的真空沟道晶体管。
-
公开(公告)号：CN111435642B
公开(公告)日：2022-06-24
申请号：CN201910026963.1
申请日：2019-01-11
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/336 , H01L29/78 , H01L29/423 , B82Y10/00
Abstract: 本发明提供一种三维堆叠的半导体纳米线结构及其制备方法，包括：在第二半导体衬底上形成周期结构并进行离子注入形成剥离界面；在第一半导体衬底上的绝缘层中形成凹槽，凹槽未贯穿绝缘层；键合周期结构及绝缘层，以形成空腔；进行退火工艺加强键合强度，并使周期结构从剥离界面处剥离，形成顶半导体层；图形化刻蚀所述顶半导体层并选择性去除牺牲层，以形成悬空并横跨于所述凹槽上的半导体纳米线结构。本发明先制作出图形化结构的SOI衬底，该SOI衬底可通过干法刻蚀直接制备镂空且向上堆叠的半导体纳米线，在刻蚀出半导体纳米线时，不需要进行各项同性的湿法腐蚀，可有效避免内凹性空腔的产生。
-
-
-
-
-
-
-
-
-
Search Results
165
records
(took 0.215 seconds)
