-
公开(公告)号：CN105655242B
公开(公告)日：2018-07-06
申请号：CN201410675336.8
申请日：2014-11-21
申请人： 中国科学院上海微系统与信息技术研究所
IPC分类号： H01L21/04
摘要： 本发明提供一种掺杂石墨烯及石墨烯PN结器件的制备方法，其中，所述掺杂石墨烯的制备方法至少包括：提供一铜衬底，在所述铜衬底上形成镍薄膜层；在所述镍薄膜层上选择一特定区域，在所述特定区域分别注入N型掺杂元素和P型掺杂元素，以分别形成富N型掺杂元素区和富P型掺杂元素区；对掺杂元素注入后的所述铜衬底进行第一阶段保温，以使所述铜衬底和所述镍薄膜层形成铜镍合金衬底；然后在甲烷环境下进行第二阶段保温，以分别在所述富N型掺杂元素区和所述富P型掺杂元素区得到N型掺杂石墨烯和P型掺杂石墨烯。本发明结合铜和镍的性质，利用离子注入技术，实现了N型和P型掺杂元素的晶格式掺杂，从而得到稳定的掺杂石墨烯结构。
-
公开(公告)号：CN104686575B
公开(公告)日：2018-04-27
申请号：CN201310648050.6
申请日：2013-12-04
申请人： 中国科学院上海微系统与信息技术研究所
摘要： 本发明提供一种锗基石墨烯的抗菌用途。抗菌实验表明，锗基石墨烯对多种革兰氏阳性菌及革兰氏阴性菌具有良好的杀菌和抗菌能力，通过接触细菌，使细菌的细胞质流出来达到杀菌效果，有效抑制细菌的增殖和分裂；同时，锗基石墨烯中的锗对人体具有保健功效如抗疲劳、防止贫血、帮助新陈代谢、抑制肿瘤等，因此可以将锗基石墨烯开发为高效、具有保健作用、无毒的新型抗菌材料，并应用于服装、口罩、首饰、电子产品等领域，具有广阔的应用前景。
-
公开(公告)号：CN104425341B
公开(公告)日：2017-07-14
申请号：CN201310382838.7
申请日：2013-08-28
申请人： 中国科学院上海微系统与信息技术研究所
IPC分类号： H01L21/762 , H01L21/683
摘要： 本发明提供一种低剂量注入制备绝缘体上半导体材料的方法，包括步骤：1）于第一衬底表面外延一掺杂的单晶薄膜；2）外延一顶层半导体材料；3）沉积绝缘层；4）从所述绝缘层表面将剥离离子注入至所述单晶薄膜下方的第一衬底预设深度的位置；5）提供第二衬底，并键合所述第二衬底及所述绝缘层；6）进行退火处理，使所述单晶薄膜吸附所述剥离离子，最终使所述第一衬底与所述顶层半导体材料从该单晶薄膜处分离。本发明通过控制超薄单晶薄膜的离子掺杂控制其对注入离子的吸附作用，可以采用非常低的剂量注入便可实现智能剥离，而且剥离裂纹发生在超薄层处，裂纹很小，可获得高质量的绝缘体上半导体材料。
-
公开(公告)号：CN103943547B
公开(公告)日：2017-02-08
申请号：CN201310024414.3
申请日：2013-01-23
申请人： 中国科学院上海微系统与信息技术研究所
IPC分类号： H01L21/762
CPC分类号： H01L21/76254 , H01L21/76256
摘要： 本发明提供一种基于增强吸附来制备绝缘体上材料的方法。根据本发明的方法，先在第一衬底上依次外延生长一掺杂的超晶格结构的单晶薄膜、中间层、缓冲层以及顶层薄膜；随后，对形成了顶层薄膜的结构进行低剂量离子注入，使离子注入到所述掺杂的超晶格结构的单晶薄膜上表面之上或下表面之下；接着再将具有绝缘层的第二衬底与已进行离子注入的结构键合，并进行退火处理，使掺杂的超晶格结构的单晶薄膜处产生微裂纹来实现原子级的剥离。本发明采用增强吸附来实现键合片的有效剥离。剥离后的表面平整，粗糙度低，并且顶层薄膜晶体质量高。
-
公开(公告)号：CN103065933B
公开(公告)日：2015-10-07
申请号：CN201110325364.3
申请日：2011-10-24
申请人： 中国科学院上海微系统与信息技术研究所
摘要： 本发明提供一种直接带隙Ge薄膜的制备方法及层叠结构，所述制备方法是首先在GaAs衬底上分别外延出InxGa1-xAs层和Ge层，其中，0.223﹤x≤1，并使InxGa1-xAs层的厚度不超过其生长在GaAs衬底上的临界厚度，使Ge层的厚度不超过其生长在InxGa1-xAs层上的临界厚度，以制备出Ge薄膜的样品；接着，对样品进行氦离子或氢离子注入，并使离子的峰值分布在所述InxGa1-xAs层与GaAs衬底相结合的界面下10nm～1000nm，然后对样品进行快速热退火以得到弛豫的InxGa1-xAs层和张应变Ge薄膜；依据InxGa1-xAs层的弛豫度得出InyGa1-yAs中In组分y，并在Ge层上外延出InyGa1-yAs层以减少样品中的缺陷密度，最后在InyGa1-yAs层上再外延顶层Ge薄膜，并使顶层Ge薄膜的厚度不超过其生长在所述InyGa1-yAs层上的临界厚度，以制备出直接带隙Ge薄膜。
-
公开(公告)号：CN103065931B
公开(公告)日：2015-09-23
申请号：CN201110324587.8
申请日：2011-10-24
申请人： 中国科学院上海微系统与信息技术研究所
IPC分类号： H01L21/02
摘要： 本发明提供一种制备半导体弛豫、应变材料并使其层转移的方法，首先在Si衬底上依次外延生长中间薄层、Si外延层、及顶Si1-xGex层，其中Ge组分x为0﹤x≤0.5，并使Si1-xGex层的厚度不超过其生长在Si外延层上的临界厚度；然后对样品进行氦离子注入及氢离子，并使离子的峰值分布在中间薄层，经退火后使顶Si1-xGex层弛豫；最后将样品与支撑衬底键合，并依次进行预键合、剥离、以及加强键合作业，最后经选择性腐蚀去除残余的中间薄层及Si外延层，实现材料的层转移，本发明由于两次注入的离子都分布在薄层处，形成氢氦共注，有效降低剥离所需注入剂量，进而达到了提高生产效率和降低生产成本的目的。
-
公开(公告)号：CN103021927B
公开(公告)日：2015-03-18
申请号：CN201210575312.6
申请日：2012-12-26
申请人： 中国科学院上海微系统与信息技术研究所
IPC分类号： H01L21/762 , H01L27/12
摘要： 本发明提供一种混合共平面SOI衬底结构及其制备方法，所述混合共平面SOI衬底结构包括背衬底、位于背衬底上的埋氧化层以及位于埋氧化层上的顶层硅膜；所述顶层硅膜上形成有若干第一区域和若干第二区域，所述第一区域与第二区域间隔排列，并通过隔离墙隔离，所述隔离墙底部到达所述顶层硅膜表面或所述顶层硅膜内；所述第一区域包括锗硅缓冲层及位于其上的应变硅层或弛豫的锗层；所述第二区域的材料为锗或III-V族化合物。本发明利用SiGe缓冲层技术、刻蚀工艺以及图形衬底外延等技术制备低缺陷密度、高晶体质量的锗，III-V族材料或者应变硅混合共平面的SOI衬底结构，能同时提升不同类型MOS（PMOS或NMOS）器件的性能，在光电集成领域也有广泛的应用前景。
-
公开(公告)号：CN103633010A
公开(公告)日：2014-03-12
申请号：CN201210310581.X
申请日：2012-08-28
申请人： 中国科学院上海微系统与信息技术研究所
IPC分类号： H01L21/762 , H01L21/20 , H01L21/304
CPC分类号： H01L21/76254 , H01L21/30604 , H01L21/30625 , H01L21/2007 , H01L21/304
摘要： 本发明提供一种利用掺杂超薄层吸附制备超薄绝缘体上材料的方法。该方法首先在第一衬底上依次外延生长超薄掺杂单晶薄膜和超薄顶层薄膜，并通过离子注入和键合工艺，制备出高质量的超薄绝缘体上材料。所制备的超薄绝缘体上材料的厚度范围为5~50nm。本发明利用超薄掺杂单晶薄膜对其下注入离子的吸附作用，形成微裂纹以致剥离，剥离后绝缘体上材料表面粗糙度小。此外，杂质原子增强了超薄单晶薄膜对离子的吸附能力，得以降低制备过程中的离子注入剂量和退火温度，有效减轻了顶层薄膜中注入的损伤，达到了提高生产效率和降低生产成本的目的。
-
公开(公告)号：CN103474386A
公开(公告)日：2013-12-25
申请号：CN201310447610.1
申请日：2013-09-26
申请人： 中国科学院上海微系统与信息技术研究所
IPC分类号： H01L21/762
摘要： 本发明提供一种利用C掺杂SiGe调制层制备SGOI或GOI的方法，包括步骤：1）于SOI的顶硅层表面形成C掺杂SiGe调制层；2）于所述C掺杂SiGe调制层表面形成SiGe材料层；3）于所述SiGe材料层表面形成Si帽层；4）对上述结构进行氧化退火，以氧化所述Si帽层，并逐渐氧化所述SiGe材料层、C掺杂SiGe调制层及顶硅层，使所述SiGe材料层及C掺杂SiGe调制层中的Ge向所述顶硅层扩散并逐渐浓缩，最终形成顶SiGe层或顶Ge层以及上方的SiO2层；5）去除所述SiO2层。本发明利用C掺杂SiGe调制层减小SOI顶硅层和外延的SiGe材料层之间的晶格失配，从而减小浓缩过程中缺陷的产生。本发明所制备的SGOI具有高弛豫、低缺陷密度、高Ge组分等优点。
-
公开(公告)号：CN102290369B
公开(公告)日：2013-12-04
申请号：CN201110282849.9
申请日：2011-09-22
申请人： 中国科学院上海微系统与信息技术研究所
IPC分类号： H01L21/762
摘要： 本发明提供一种薄GOI晶片及其制备方法，本发明采用高低温生长Ge薄膜的方法，使穿透位错等缺陷被限制在一个薄层内，并结合SmartCut技术，实现了一种顶层Ge薄膜厚度几十纳米至上百纳米可控的GOI衬底的制备，该GOI衬底结合了Ge材料和SOI材料的双重特点，所形成的器件具有载流子迁移率高、寄生电容低、耐辐射效应强及简化器件隔离等特点，并且通过本方法可以制备出带有应变或完全弛豫的GOI层，以满足不同器件的需要。本发明的制备方法工艺简单，可用于大规模的工业生产。
-
-
-
-
-
-
-
-
-
搜索结果
92 条记录 (耗时 0.054 秒)
