-
公开(公告)号：CN116053208A
公开(公告)日：2023-05-02
申请号：CN202310072253.9
申请日：2023-01-17
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/78 , H01L29/16 , H01L29/772
Abstract: 本发明涉及一种具有自对准结构的射频晶体管制备方法，包括：石墨烯生长、旋涂两种光刻胶、沉积铝和金、Lift‑off、自然氧化、沉积金形成自对准结构、旋涂转移胶、贴附过渡衬底、机械剥离(伴随铝的自氧化)、贴附目标衬底、范德华键合、解离清洗。本发明先在衬底上完成器件结构的预制备，然后整体剥离并转移至目标衬底上。全程对目标衬底未造成任何污染和损伤，大幅提高器件的电学性能。而且该方法与半导体工艺兼容，适于规模化应用。
-
公开(公告)号：CN103065932A
公开(公告)日：2013-04-24
申请号：CN201110324589.7
申请日：2011-10-24
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种张应变Ge薄膜的制备方法及层叠结构，所述制备方法首先在GaAs衬底上分别外延出InxGa1-xAs层和顶层Ge薄膜，所述InxGa1-xAs层中In组分x为0﹤x≤1，并使所述InxGa1-xAs层的厚度不超过其生长在所述GaAs衬底上的临界厚度，使所述顶层Ge薄膜的厚度不超过其生长在所述InxGa1-xAs层上的临界厚度，以制备出Ge薄膜的样品；其次，对所述样品进行氦离子或氢离子注入，并使氦离子或氢离子的峰值分布在所述InxGa1-xAs层与GaAs衬底相结合的界面下10～1000nm；最后对所述样品进行快速热退火，退火后得到弛豫的InxGa1-xAs层和张应变Ge薄膜，进而达到了用低成本制备出具有张应变、高迁移率Ge薄膜，并能减小InxGa1-xAs缓冲层的厚度、降低其穿透位错密度的目的。
-
公开(公告)号：CN103187248B
公开(公告)日：2016-05-04
申请号：CN201110449534.9
申请日：2011-12-29
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/20 , H01L21/8238
Abstract: 本发明提供一种混合晶向绝缘体上锗晶片及器件的制备方法，通过在绝缘层上形成生长窗口在具有第一晶向的衬底上形成具有第二晶向的全局GOI，然后在具有第二晶向的衬底上形成具有第二晶向的Ge层，以制备出混合晶向绝缘体上锗晶片。在具有（100）晶向的Ge层制备NMOS器件，在具有（110）晶向的Ge层制备PMOS器件，在保证NMOS载流子迁移率的同时，大大地提高了PMOS载流子的迁移率，从而提高器件的整体驱动电流，降低了寄生电容，有利于电路集成度的提高。本发明工艺步骤简单，适用于半导体工业生产。
-
公开(公告)号：CN103187248A
公开(公告)日：2013-07-03
申请号：CN201110449534.9
申请日：2011-12-29
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/20 , H01L21/8238
Abstract: 本发明提供一种混合晶向绝缘体上锗晶片及器件的制备方法，通过在绝缘层上形成生长窗口在具有第一晶向的衬底上形成具有第二晶向的全局GOI，然后在具有第二晶向的衬底上形成具有第二晶向的Ge层，以制备出混合晶向绝缘体上锗晶片。在具有（100）晶向的Ge层制备NMOS器件，在具有（110）晶向的Ge层制备PMOS器件，在保证NMOS载流子迁移率的同时，大大地提高了PMOS载流子的迁移率，从而提高器件的整体驱动电流，降低了寄生电容，有利于电路集成度的提高。本发明工艺步骤简单，适用于半导体工业生产。
-
公开(公告)号：CN103165511A
公开(公告)日：2013-06-19
申请号：CN201110418133.7
申请日：2011-12-14
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/762
Abstract: 本发明提供一种制备GOI的方法，采用生长Ge组分渐变的Si1-xGex层作为梯度缓冲层，以制备出高纯度、低缺陷的纯Ge层，然后通过离子注入在梯度缓冲层与纯Ge层的界面附近形成剥离层，接着进行退火使其剥离。采用本方法能达到低剂量离子注入实现GOI材料的制备，且制备出的GOI材料具有高纯度、低缺陷的特点。本方法工艺简单，适合工业生产。
-
Patent Agency Ranking
公开(公告)号：CN103065933A
公开(公告)日：2013-04-24
申请号：CN201110325364.3
申请日：2011-10-24
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种直接带隙Ge薄膜的制备方法及层叠结构，所述制备方法是首先在GaAs衬底上分别外延出InxGa1-xAs层和Ge层，其中，0.223﹤x≤1，并使InxGa1-xAs层的厚度不超过其生长在GaAs衬底上的临界厚度，使Ge层的厚度不超过其生长在InxGa1-xAs层上的临界厚度，以制备出Ge薄膜的样品；接着，对样品进行氦离子或氢离子注入，并使离子的峰值分布在所述InxGa1-xAs层与GaAs衬底相结合的界面下10nm～1000nm，然后对样品进行快速热退火以得到弛豫的InxGa1-xAs层和张应变Ge薄膜；依据InxGa1-xAs层的弛豫度得出InyGa1-yAs中In组分y，并在Ge层上外延出InyGa1-yAs层以减少样品中的缺陷密度，最后在InyGa1-yAs层上再外延顶层Ge薄膜，并使顶层Ge薄膜的厚度不超过其生长在所述InyGa1-yAs层上的临界厚度，以制备出直接带隙Ge薄膜。
-
公开(公告)号：CN103065931A
公开(公告)日：2013-04-24
申请号：CN201110324587.8
申请日：2011-10-24
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/02
Abstract: 本发明提供一种制备半导体弛豫、应变材料并使其层转移的方法，首先在Si衬底上依次外延生长中间薄层、Si外延层、及顶Si1-xGex层，其中Ge组分x为0﹤x≤0.5，并使Si1-xGex层的厚度不超过其生长在Si外延层上的临界厚度；然后对样品进行氦离子注入及氢离子，并使离子的峰值分布在中间薄层，经退火后使顶Si1-xGex层弛豫；最后将样品与支撑衬底键合，并依次进行预键合、剥离、以及加强键合作业，最后经选择性腐蚀去除残余的中间薄层及Si外延层，实现材料的层转移，本发明由于两次注入的离子都分布在薄层处，形成氢氦共注，有效降低剥离所需注入剂量，进而达到了提高生产效率和降低生产成本的目的。
-
公开(公告)号：CN103065933B
公开(公告)日：2015-10-07
申请号：CN201110325364.3
申请日：2011-10-24
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种直接带隙Ge薄膜的制备方法及层叠结构，所述制备方法是首先在GaAs衬底上分别外延出InxGa1-xAs层和Ge层，其中，0.223﹤x≤1，并使InxGa1-xAs层的厚度不超过其生长在GaAs衬底上的临界厚度，使Ge层的厚度不超过其生长在InxGa1-xAs层上的临界厚度，以制备出Ge薄膜的样品；接着，对样品进行氦离子或氢离子注入，并使离子的峰值分布在所述InxGa1-xAs层与GaAs衬底相结合的界面下10nm～1000nm，然后对样品进行快速热退火以得到弛豫的InxGa1-xAs层和张应变Ge薄膜；依据InxGa1-xAs层的弛豫度得出InyGa1-yAs中In组分y，并在Ge层上外延出InyGa1-yAs层以减少样品中的缺陷密度，最后在InyGa1-yAs层上再外延顶层Ge薄膜，并使顶层Ge薄膜的厚度不超过其生长在所述InyGa1-yAs层上的临界厚度，以制备出直接带隙Ge薄膜。
-
公开(公告)号：CN103065931B
公开(公告)日：2015-09-23
申请号：CN201110324587.8
申请日：2011-10-24
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/02
Abstract: 本发明提供一种制备半导体弛豫、应变材料并使其层转移的方法，首先在Si衬底上依次外延生长中间薄层、Si外延层、及顶Si1-xGex层，其中Ge组分x为0﹤x≤0.5，并使Si1-xGex层的厚度不超过其生长在Si外延层上的临界厚度；然后对样品进行氦离子注入及氢离子，并使离子的峰值分布在中间薄层，经退火后使顶Si1-xGex层弛豫；最后将样品与支撑衬底键合，并依次进行预键合、剥离、以及加强键合作业，最后经选择性腐蚀去除残余的中间薄层及Si外延层，实现材料的层转移，本发明由于两次注入的离子都分布在薄层处，形成氢氦共注，有效降低剥离所需注入剂量，进而达到了提高生产效率和降低生产成本的目的。
-
公开(公告)号：CN102693900B
公开(公告)日：2015-02-11
申请号：CN201210174632.0
申请日：2012-05-31
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种具有周期结构的半导体及其制备方法，首先提供一的AAO模板，所述AAO模板包括铝基底和具有周期排列的多个孔道的氧化铝层，于各该孔道内填充光刻胶，并使所述光刻胶覆盖所述氧化铝层，然后去除所述铝基底，接着去除各该孔道的底部以使所述孔道形成通孔，接着键合一半导体衬底及所述氧化铝层，并去除光刻胶，接着于所述通孔内填充半导体材料，最后去除所述氧化铝层，以完成所述具有周期结构的半导体的制备。本发明利用AAO模板实现了半导体周期结构的制备，工艺简单，成本低、可靠性和重复性好、且与半导体工艺兼容，采用本方法可制备出具有纳米级周期结构的半导体，适用于工业生产。
-
-
-
-
-
-
-
-
-
Search Results
25
records
(took 0.077 seconds)
