-
公开(公告)号：CN113536727B
公开(公告)日：2024-02-23
申请号：CN202110720262.5
申请日：2021-06-28
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F30/392 , H01L27/02 , G06F111/04
Abstract: 公开了一种存储器器件，包括：有源区；栅电极，相对于四个对应轨迹线基本对准，使得存储器器件具有四个接触多晶硅间距(4CPP)的宽度，并电耦合至有源区；接触件到晶体管元件结构(MD结构)，电耦合至有源区，并散布在栅电极中的对应栅电极之间；通孔到栅极/MD(VGD)结构，电耦合至栅电极和MD结构；导电部，在第一金属化层(M_1st层)中，并电耦合至VGD结构；掩埋接触件到晶体管元件结构(BVD结构)，电耦合至有源区；以及掩埋导电部，在第一掩埋金属化层(BM_1st层)中，并电耦合至BVD结构，并对应地提供第一参考电压或第二参考电压。本发明的实施例还涉及制造半导体器件的方法。
-
公开(公告)号：CN116521126A
公开(公告)日：2023-08-01
申请号：CN202310200519.3
申请日：2023-03-03
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明的实施例提供了一种集成电路器件，包括第一存储单元、第二存储单元、第一逻辑元件、第二逻辑元件和第三逻辑元件。第一存储单元被配置为在第一节点存储第一位，并且第二存储单元被配置为在第二节点存储第二位。第一逻辑元件包括连接至第一节点的第一节点输入端，第二逻辑元件包括连接至第二节点的第二节点输入端，并且第三逻辑元件包括连接至第一逻辑元件的第一输出端的第一输入端和连接至第二逻辑元件的第二输出端的第二输入端。本发明的实施例还提供了一种在集成电路存储器中进行乘法的方法。
-
公开(公告)号：CN116243884A
公开(公告)日：2023-06-09
申请号：CN202210928099.6
申请日：2022-08-03
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F7/498 , G06N3/0464 , G06N3/063
Abstract: 本发明的实施例提供了一种电路器件，包括：第一加法器，具有第一加法器输入和第一加法器输出；第一寄存器，具有第一寄存器输入和第一寄存器输出，第一寄存器输入连接至第一加法器输出；第二寄存器，具有第二寄存器输入和第二寄存器输出，第二寄存器输入连接至第一加法器输出；以及第二加法器，具有第二加法器输入和第二加法器输出，并且被配置为接收来自第一寄存器输出和第二寄存器输出的寄存器输出信号。其中，第一加法器被配置为计算第一输入值和第二输入值的第一总和，第一寄存器被配置为存储第一总和，第一加法器被配置为计算第三输入值和第四输入值的第二总和，第二寄存器被配置为存储第二总和。本发明的实施例还提供了一种在加法器中执行加法的方法。
-
公开(公告)号：CN113190071B
公开(公告)日：2022-10-18
申请号：CN202110126509.0
申请日：2021-01-29
Applicant: 台湾积体电路制造股份有限公司
IPC: G05F1/56
Abstract: 本发明公开了一种用于调节电源电压的集成电路。在一个方面，集成电路包括金属轨，金属轨，包括连接第一功能电路的第一点和连接第二功能电路的第二点。在一个方面，集成电路包括耦合在金属轨的第一点和金属轨的第二点之间的电压调节器。在一个方面，电压调节器感测金属轨的第二点处的电压，根据在金属轨的第二点处感测的电压，调节金属轨的第一点处的电源电压。本发明的实施例还涉及一种调节电源电压的方法。
-
公开(公告)号：CN113488087A
公开(公告)日：2021-10-08
申请号：CN202110266673.1
申请日：2021-03-11
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种存储器件，包括第一程序线和第二程序线。第一程序线的第一部分形成在第一导电层中，并且第一程序线的第二部分形成在第一导电层上方的第二导电层中。第二程序线的第一部分形成在第一导电层中。第二程序线的第二部分形成在第二导电层中。第二程序线的第三部分形成在第二导电层上方的第三导电层中。第一程序线的第一部分和第二部分彼此大小不同，并且第二程序线的第一部分、第二部分和第三部分彼此大小不同。
-
Patent Agency Ranking
公开(公告)号：CN113284526A
公开(公告)日：2021-08-20
申请号：CN202110129581.9
申请日：2021-01-29
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C5/14 , G11C11/413
Abstract: 本发明的实施例公开了一种电子器件及其操作方法，该电子器件包括用于第一电源域的第一电源轨和用于第二电源域的第二电源轨。第一电路块连接到第一电源轨，第二电路块连接到第二电源轨。第一电路块和第二电路块均连接至虚拟VSS端子。脚部电路连接在虚拟VSS端子与地端子之间，并且该脚部电路配置为选择性地控制虚拟VSS端子与地端子之间的连接。
-
公开(公告)号：CN110660443B
公开(公告)日：2021-08-17
申请号：CN201910573698.9
申请日：2019-06-28
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C16/34
Abstract: 公开了读辅助电路，读辅助电路包括分压器电路和多个写入线驱动器电路。分压器电路配置为将电源电压分压并且在所述分压器电路的输出处的源极写入线电压提供给多个写入线驱动器电路。每个写入线驱动器电路配置为接收源极写入线电压，并根据控制每个写入线驱动器电路的相应的独立使能信号选择性地将源极写入线电压应用于相应的写入线。本发明实施例还涉及一种存储器系统以及一种在读取操作期间将读辅助提供给多个存储器单元的方法。
-
公开(公告)号：CN112599164A
公开(公告)日：2021-04-02
申请号：CN202011046157.X
申请日：2020-09-29
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/41 , G11C11/412 , G11C11/417 , G11C11/419
Abstract: 静态随机存取存储器(SRAM)单元包括四接触式多晶硅节距(4Cpp)鳍式场效应晶体管(FinFET)架构，架构包括第一位单元和第二位单元。SRAM单元包括第一位线和第一互补位线，其中第一位线和第一互补位线被SRAM单元的第一位单元和第二位单元共享。SRAM单元包括连接至第一位单元的第一字线和连接至第二位单元的第二字线。本发明的实施例还涉及存储器阵列、静态随机存取存储器单元及其方法。
-
公开(公告)号：CN109308925B
公开(公告)日：2020-12-01
申请号：CN201810050448.2
申请日：2018-01-18
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/419
Abstract: 本发明描述了写入辅助电路和存储器装置的实施例。写入辅助电路可以包括控制电路和电压发生器。控制电路可以被配置为接收与用于存储器单元的存储器写入操作相关联的存储器地址信息。电压发生器可以被配置为向连接至存储器单元的一根或多根位线提供参考电压。电压发生器可以包括两个电容性元件，其中，在存储器写入操作期间，(i)电容性元件中的一个可以被配置为将参考电压连接至第一负电压，以及(ii)基于存储器地址信息，两个电容性元件可以被配置为将参考电压累积地连接至低于第一负电压的第二负电压。本发明的实施例还提供了用于存储器写入操作的方法。
-
公开(公告)号：CN106783857B
公开(公告)日：2020-06-12
申请号：CN201610907219.9
申请日：2016-10-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/11 , H01L23/528 , H01L21/8244
Abstract: 本发明公开了一种存储器件，包括：存储器位单元、第一字线、成对的金属岛状件和成对的连接金属线。第一字线设置在第一金属层中并且电连接至存储器位单元。成对的金属岛状件在第一金属层中设置在字线的相对两侧处并且电连接至电源。成对的连接金属线设置在第二金属层中并且配置成将金属岛状件分别电连接至存储器位单元。本发明还提供了用于制造存储器件的方法。
-
-
-
-
-
-
-
-
-
Search Results
101
records
(took 0.045 seconds)
