-
公开(公告)号：CN116990650A
公开(公告)日：2023-11-03
申请号：CN202310537408.1
申请日：2023-05-15
Applicant: 上海精密计量测试研究所
IPC: G01R31/26
Abstract: 本发明实施例提供了一种瞬态热阻曲线优化TSV转接板散热性能的结构分析方法包括：制备TSV结构单元中心点间距不同的TSV转接板；测试TSV转接板击穿电压曲线；将二极管芯片封装在TSV转接板上，获得TSV结构单元中心点间距不同的二极管器件；采用瞬态热阻法测试二极管器件微分结构函数曲线，获得TSV结构单元中心点间距与热阻参数关系；根据TSV转接板击穿电压曲线和热阻曲线，确定最佳TSV结构单元中心点间距范围。本发明采用瞬态热阻法将TSV转接板的散热性能从二极管器件的散热性能中孤立出来，结合TSV转接板的绝缘性能，确定了TSV结构单元中心点安全间距范围，解决了传统方法无法从实验角度量化TSV转接板内硅通孔密度对二极管器件散热性能和绝缘性能的影响。
-
公开(公告)号：CN114408309B
公开(公告)日：2023-08-25
申请号：CN202111536195.8
申请日：2021-12-14
Applicant: 上海精密计量测试研究所
Abstract: 本发明提供了一种带交联乙烯‑四氟乙烯导线的组件的防腐蚀包装方法，其特征在于，其包括以下步骤：S1、导线前处理：包括将剪好的导线放入烘箱中进行热处理；S2、导线组件包装：包括将热处理过的导线组装成导线组件后进行单元包装，所述单元包装采用自封袋打孔包装或者真空干燥包装。本发明通过对X‑ETFE导线进行前处理将氟元素提前释放，并通过采用自封袋打孔的包装方法，使得包装内含氟物质通过打孔向外散发，从而降低电连接器金属零件的腐蚀速率；或者采用真空干燥包装方法，除去空气中的水气，以有利于延长贮存时间，有效解决了腐蚀的问题。
-
公开(公告)号：CN116295845A
公开(公告)日：2023-06-23
申请号：CN202211184228.1
申请日：2022-09-27
Applicant: 上海精密计量测试研究所
Abstract: 本发明提供一种倒装封装的GaN基LED芯片温度实时监测方法，包括：制备倒装封装的GaN基LED器件；积分球透射法测试蓝宝石基片红外透射率；红外相机间接表征YAG:Ce3+荧光胶的红外透射状态；积分球反射计法测试GaN基LED芯片的红外发射率；特定光谱波长的锑化铟红外透射法和瞬态热阻法分别测试GaN基LED芯片温度，验证锑化铟红外透射法的测温准确性；GaN基LED器件接入老化电路，特定光谱波长的锑化铟红外透射法实时监测GaN基LED芯片温度。本发明验证了特定波长红外光在蓝宝石基片和YAG:Ce3+荧光胶的透射性，解决现有技术无法实时监测倒装封装的GaN基LED芯片温度的问题。
-
公开(公告)号：CN111579956B
公开(公告)日：2022-09-20
申请号：CN202010267509.8
申请日：2020-04-08
Applicant: 上海精密计量测试研究所
Abstract: 本发明涉及可调节表贴封装半导体器件夹具及测试方法，夹具包括第一PCB基板、第二PCB基板、可调节连接组件、底座、簧片、底座插针、插针和弹力带；第一PCB基板和第二PCB基板上均排布有微带线；第一PCB基板和所述第二PCB基板上各设置一底座；两底座上均设有簧片，簧片通过底座插针与微带线连接，微带线与插针连接；第一PCB基板通过所述可调节连接组件与第二PCB基板连接，调节可调节连接组件改变第一PCB基板与第二PCB基板之间的相对位置，从而改变两底座之间的相对位置；待测表贴封装半导体器件两侧的管脚分别与两底座上的簧片接触，并通过弹力带将待测表贴封装半导体器件绑定在两底座上，使管脚与簧片紧压。
-
公开(公告)号：CN110333432B
公开(公告)日：2021-08-31
申请号：CN201910613866.2
申请日：2019-07-09
Applicant: 上海精密计量测试研究所
Abstract: 本发明提供一种氮化镓微波功率器件结温测定方法，包括如下步骤：S1、计算氮化镓微波功率管的管芯热分布；S2、器件衬底和管壳温度校准；S3、利用微区拉曼法进行氮化镓层温度测量；S4、利用热反射成像法进行栅极金属温度测量；S5、利用有限元分析方法分层计算氮化镓层的最高结温和三维温度分布。本发明可以获取氮化镓微波功率器件的工作状态下的最高结温位置点、沟道温度分布和三维温度分布。通过仿真和实验测量数据结合的方法可以校验测试的数据有效性，最大可能避免因意外因素产生的测量误差和真实结温外推误差，采用上下边界条件来计算拟合氮化镓器件的结温，具有更准确的结温的有益效果。
-
Patent Agency Ranking
公开(公告)号：CN109580305B
公开(公告)日：2021-06-18
申请号：CN201811509557.2
申请日：2018-12-11
Applicant: 上海精密计量测试研究所 , 上海航天信息研究所
IPC: G01N1/28
Abstract: 一种横向元器件制样研磨的方法，该方法步骤如下：步骤一、根据元器件的高度首先确定样品高度，并在制样前于模具内侧标记第一高度，以及第二高度，确保元器件位于样品高度上的中心；步骤二、按要求配置环氧树脂，并将环氧树脂加至模具内的第一高度处；步骤三、待环氧树脂固化后，将元器件横向置于其表面的正中心处；步骤四、再次将环氧树脂加至第二高度，此时元器件位于样品高度上的中心；步骤五、固化后完成制样，新方法与传统制样方法相比，样品体积会有效减小；步骤六、粗磨；步骤七、精磨：使用细砂纸进行精磨，直至形貌达到最佳观测效果；步骤八、抛光：用抛光液及相匹配的抛光布抛光，直至形貌达到最佳观测效果。
-
公开(公告)号：CN111579956A
公开(公告)日：2020-08-25
申请号：CN202010267509.8
申请日：2020-04-08
Applicant: 上海精密计量测试研究所
Abstract: 本发明涉及可调节表贴封装半导体器件夹具及测试方法，夹具包括第一PCB基板、第二PCB基板、可调节连接组件、底座、簧片、底座插针、插针和弹力带；第一PCB基板和第二PCB基板上均排布有微带线；第一PCB基板和所述第二PCB基板上各设置一底座；两底座上均设有簧片，簧片通过底座插针与微带线连接，微带线与插针连接；第一PCB基板通过所述可调节连接组件与第二PCB基板连接，调节可调节连接组件改变第一PCB基板与第二PCB基板之间的相对位置，从而改变两底座之间的相对位置；待测表贴封装半导体器件两侧的管脚分别与两底座上的簧片接触，并通过弹力带将待测表贴封装半导体器件绑定在两底座上，使管脚与簧片紧压。
-
公开(公告)号：CN111392250A
公开(公告)日：2020-07-10
申请号：CN202010207806.3
申请日：2020-03-23
Applicant: 上海精密计量测试研究所
Abstract: 本发明实施例提供了一种模块化危险化学品存储装置，其特征在于，包括至少两个存储盒，每两个存储盒之间通过连接件拼接成整体；其中，存储盒为长方体或正方体，由底板以及四个侧板围绕形成的放置腔(3)，放置腔(3)的上盖开设有孔，形成放置槽(2)，所述放置槽(2)的个数根据使用环境确定。
-
公开(公告)号：CN111337779A
公开(公告)日：2020-06-26
申请号：CN202010220887.0
申请日：2020-03-26
Applicant: 上海精密计量测试研究所
IPC: G01R31/00
Abstract: 本发明的元器件在轨飞行评价验证方法包括：1)确定被验证元器件在轨飞行评价验证阶段的工作状态；2)确定被验证元器件在轨飞行评价验证所需测试的功能及参数；3)研制开发在轨测试系统；4)对在轨测试系统进行地面标定试验；5)组装被验证元器件与在轨测试系统，并随航天器一起发射入轨；在轨期间，被验证元器件按步骤1)确定的工作状态运行，在轨测试系统在太空中对被验证元器件的功能及参数进行测试，该功能及参数即是步骤2)确定的所需测试和监测的功能及参数；6)在轨测试数据下传；7)开展被验证元器件在轨测试数据的分析和判读。
-
公开(公告)号：CN111104101A
公开(公告)日：2020-05-05
申请号：CN201911081079.4
申请日：2019-11-07
Applicant: 上海精密计量测试研究所
IPC: G06F8/30
Abstract: 本发明实施例提供了一种存在slice空洞的FPGA进位链的构造方法，其特征在于，包括步骤：判断当前位置为slice或空洞；判断前一个位置为slice或空洞；根据当前位置与前一个位置的情况，执行新建进位链或级联或者既不新建也不级联；根据上述方法遍历所有位置；以及一种采用上述方法构造的进位链的测试方法，包括：进位链贯穿多个slice，每个slice各包含一个片段，每个片段包含多个基元，其中，步骤1，判断基元的正确性；步骤2，判断相邻的每两个基元的连接关系的正确性；其中步骤1和步骤2采用测试用例进行正确性的判断。
-
-
-
-
-
-
-
-
-
Search Results
60
records
(took 0.095 seconds)
