公开(公告)号：CN204155938U

公开(公告)日：2015-02-11

申请号：CN201420479858.6

申请日：2014-08-22

Applicant: 瑞萨电子株式会社

Inventor： 新井耕一

IPC: H01L29/808 ,  H01L29/423 ,  H01L21/337

Abstract: 本实用新型提供一种半导体器件。包含结型场效应晶体管，所述结型场效应晶体管包括：(a)成为电流通路的第1导电型的沟道区域；以及(b)与所述第1导电型相反的第2导电型的一对栅极区域，所述一对栅极区域形成为夹持所述沟道区域，所述半导体器件的特征在于，所述一对栅极区域的每一个具有：(b1)低浓度栅极区域；以及(b2)杂质浓度比所述低浓度栅极区域高的高浓度栅极区域，所述高浓度栅极区域内包于所述低浓度栅极区域。本实用新型能够实现结型FET的性能的提高。

公开(公告)号：CN203503650U

公开(公告)日：2014-03-26

申请号：CN201320111865.6

申请日：2013-03-07

Applicant: 瑞萨电子株式会社

Inventor： 玉置尚哉

IPC: H01L23/66 ,  H01L23/31

CPC classification number: H01L23/49827 ,  H01L23/49816 ,  H01L23/49822 ,  H01L23/49838 ,  H01L23/552 ,  H01L23/64 ,  H01L23/66 ,  H01L2223/6677 ,  H01L2224/05554 ,  H01L2224/16225 ,  H01L2224/32145 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48228 ,  H01L2224/49113 ,  H01L2224/73253 ,  H01L2224/73265 ,  H01L2924/15311 ,  H01L2924/1815 ,  H01L2924/30107 ,  H01L2924/3011 ,  H01L2924/3025 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 本实用新型的实施方式提供一种半导体器件。当有机衬底的材料是玻璃环氧树脂而半导体芯片的材料是硅或砷化镓时，由于材料的热膨胀系数之间的差异，有时候会出现衬底翘曲。由于这样的衬底翘曲，形成在有机衬底上的天线的形状以及因此天线的特性有时候会偏离期望值。天线被设置在其上安装有半导体芯片的衬底上，并且该天线被树脂所覆盖。树脂具有足够的硬度来抑制由半导体芯片和衬底的接合以及衬底的变形导致的翘曲。在半导体器件被制造出来以后，通过改变调整过孔的连接关系，可以改变天线的特性。

公开(公告)号：CN203377216U

公开(公告)日：2014-01-01

申请号：CN201320417067.6

申请日：2012-12-13

Applicant: 瑞萨电子株式会社

Inventor： 安藤孝由

IPC: H01L29/423 ,  H01L29/78 ,  H01L29/739

CPC classification number: H01L27/0255 ,  H01L27/0617 ,  H01L29/866

Abstract: 一种半导体装置，能够获取更大的能够配置栅极焊盘的区域。半导体装置包括：晶体管，具有栅极电极、第1电极和第2电极；以及第1及第2保护电路，一端共同与栅极电极连接，另一端分别与第1电极及第2电极连接，第1及第2保护电路分别构成于在一个场绝缘膜上分离形成的第1及第2多晶硅层内。

公开(公告)号：CN203312300U

公开(公告)日：2013-11-27

申请号：CN201320232332.3

申请日：2013-05-02

Applicant: 瑞萨电子株式会社

Inventor： 安藤裕二 ,  大田一树

IPC: H01L29/778 ,  H01L29/06 ,  H01L29/10

CPC classification number: H01L29/778 ,  H01L29/1066 ,  H01L29/2003 ,  H01L29/205 ,  H01L29/432 ,  H01L29/66462 ,  H01L29/7786

Abstract: 本实用新型提供一种半导体装置。在高电子移动度晶体管中，能够在维持着常关动作的情况下充分降低接通电阻，由此，能够实现包含高电子移动度晶体管的半导体装置的性能提升。在信道层(CH1)和电子供给层(ES1)之间，设置带隙比电子供给层(ES1)的带隙大的隔离层(SP1)。由此，因隔离层(SP1)的带隙较大而在信道层(CH1)和电子供给层(ES1)的界面附近形成高势垒(电子势垒)。

公开(公告)号：CN203243283U

公开(公告)日：2013-10-16

申请号：CN201320117687.8

申请日：2013-03-04

Applicant: 瑞萨电子株式会社

Inventor： 竹中功

IPC: H03F3/189

CPC classification number: H03F1/0205 ,  H03F1/22 ,  H03F1/223 ,  H03F1/226 ,  H03F1/32 ,  H03F1/3205 ,  H03F1/342 ,  H03F3/193 ,  H03F3/1935 ,  H03F3/265 ,  H03F2200/144 ,  H03F2200/147 ,  H03F2200/451

Abstract: 本实用新型提供高频放大器、半导体器件及具有该半导体器件的系统，高频放大器在宽频带范围内在确保工作稳定性的同时得到低失真特性。该高频放大器包括：第1晶体管(Tr1)，其源极接地；第2晶体管(Tr2)，其与第1晶体管构成栅地-阴地放大器电路；串联电路，其连接于第2晶体管栅极和接地之间，且第1电阻元件(R1)及串联共振电路(相当于L1、C1)串联连接；以及第2电阻元件(R2)，其与串联电路并联连接。

公开(公告)号：CN202930381U

公开(公告)日：2013-05-08

申请号：CN201220543388.6

申请日：2012-10-17

Applicant: 瑞萨电子株式会社

Inventor： 坂本和夫 ,  森野直纯 ,  田中一雄 ,  石塚裕康

IPC: H01L27/02

CPC classification number: H01L27/0288 ,  H01L24/06 ,  H01L27/0207 ,  H01L27/0262 ,  H01L27/11898 ,  H01L2027/11875 ,  H01L2224/05554 ,  H03K19/0175 ,  H03K19/08

Abstract: 本实用新型提供一种半导体集成电路器件，其能够降低I/O单元的高度并防止宽度增大，从而削减I/O单元所占据的区域面积。该半导体集成电路器件，其在核心区域的周围配置有电平移位器电路、以及包含I/O逻辑电路和I/O缓存器电路的I/O单元，配置有I/O逻辑电路的I/O逻辑区域和配置有I/O缓存器电路的I/O缓存器区域与配置有针对I/O单元的焊盘的区域重合，并且彼此并列地配置在与核心区域的边平行的方向上。

公开(公告)号：CN208938965U

公开(公告)日：2019-06-04

申请号：CN201821531176.X

申请日：2018-09-19

Applicant: 瑞萨电子株式会社

Inventor： 下山浩哉 ,  中村弘幸

IPC: H01L25/07 ,  H01L23/49

Abstract: 本公开涉及半导体装置。半导体装置是通过在密封部分中密封各自包括用于高侧开关的功率晶体管的第一、第二和第三半导体芯片，各自包括用于低侧开关的功率晶体管的第四、第五和第六半导体芯片，以及包括控制这些芯片的控制电路的半导体芯片而获得的半导体装置。第四、第五和第六半导体芯片的源极焊盘经由金属板电耦合到多个引线LD9和多个引线LD10。在平面中看时，引线LD9与密封部分的边MRd4相交，并且引线LD10与密封部分的边MRd2相交。由此形成的半导体装置增强了半导体装置的性能。(ESM)同样的发明创造已同日申请发明专利

公开(公告)号：CN207474470U

公开(公告)日：2018-06-08

申请号：CN201721135203.7

申请日：2017-09-06

Applicant: 瑞萨电子株式会社

Inventor： 松尾隆充 ,  松浦仁 ,  齐藤靖之 ,  星野义典

IPC: H01L29/739 ,  H01L29/06 ,  H01L21/331

CPC classification number: H01L29/7397 ,  H01L29/0619 ,  H01L29/0696 ,  H01L29/1095 ,  H01L29/407 ,  H01L29/4236 ,  H01L29/42376 ,  H01L29/6634 ,  H01L29/66348 ,  H01L29/7396

Abstract: 本实用新型提供一种半导体器件。在有效区域(ACR)中，在沟槽(TRC)内配置有栅电极(GEL)。与栅电极(GEL)隔开距离地在沟槽(TRC)内配置有发射极电极(EEL)。在有效区域(ACR)形成有源极扩散层(SDR)和基极扩散层(BDR)。基极扩散层(BDR)的基极底部以发射极电极(EEL)侧的基极底部的部分位于比栅电极(GEL)侧的基极底部的部分深的位置的形态倾斜。接触部(CCN)的接触底部以与发射极电极(EEL)接触的接触底部的部分位于比与基极扩散层(BDR)接触的接触底部的部分深的位置的形态倾斜。(ESM)同样的发明创造已同日申请发明专利

公开(公告)号：CN205452275U

公开(公告)日：2016-08-10

申请号：CN201520995315.4

申请日：2015-12-03

Applicant: 瑞萨电子株式会社

Inventor： 重松亮一

IPC: H01L23/50 ,  H01L21/60 ,  H01L21/77

CPC classification number: H01L24/97 ,  H01L21/4842 ,  H01L21/565 ,  H01L23/3107 ,  H01L23/49541 ,  H01L23/49544 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L2224/05554 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/48095 ,  H01L2224/48247 ,  H01L2224/48465 ,  H01L2224/49171 ,  H01L2224/92247 ,  H01L2224/97 ,  H01L2924/00014 ,  H01L2924/0002 ,  H01L2924/10161 ,  H01L2924/10162 ,  H01L2924/10253 ,  H01L2924/181 ,  H01L2224/85 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/05599

Abstract: 一种半导体装置，提高半导体装置的可靠性。包括基片、第一基片悬吊引线、第二基片悬吊引线、多个引线、半导体芯片、多个金属线及密封体，密封体包括与基片的第一边相对的第一侧面、与基片的第二边相对的第二侧面、与基片的第三边相对的第三侧面及与基片的第四边相对的第四侧面，第一基片悬吊引线的一端连接到基片的第一边，其另一端在密封体的第一侧面露出，第二基片悬吊引线的一端连接到基片的第二边，其另一端在密封体的第二侧面露出，第一基片悬吊引线的另一端的第一露出部在侧视时相比密封体的第三侧面配置在密封体的第四侧面的附近，第二基片悬吊引线的另一端的第二露出部在侧视时相比密封体的第四侧面配置在密封体的第三侧面的附近。

公开(公告)号：CN205428903U

公开(公告)日：2016-08-03

申请号：CN201620123219.5

申请日：2016-02-16

Applicant: 瑞萨电子株式会社

Inventor： 平沼和彦 ,  坂田和之

IPC: H01L23/48 ,  H01L23/49

Abstract: 本实用新型的目的在于提高半导体器件的信号传输特性。搭载有半导体芯片的布线基板的多根布线(16)具有构成传输差动信号的差动对的布线(16SG1)及布线(16SG2)。另外，布线(16SG1)及布线(16SG2)分别具有以分隔距离(SP1)相互并行的部分(PT1)、与部分(PT1)设于相同布线层且以分隔距离(SP2)相互并行的部分(PT2)、和设于部分(PT1)与部分(PT2)之间且向相互的分隔距离变得比分隔距离(SP1)及分隔距离(SP2)大的方向迂回而设置的部分(PT3)。