公开(公告)号：CN104070294A

公开(公告)日：2014-10-01

申请号：CN201410123211.4

申请日：2014-03-28

Applicant: TDK株式会社

Inventor： 吉田健一 ,  堀川雄平 ,  阿部寿之

IPC: B23K33/00

CPC classification number: H01R4/02 ,  B23K35/00 ,  H01L24/13 ,  H01L24/16 ,  H01L24/81 ,  H01L2224/0345 ,  H01L2224/03452 ,  H01L2224/0346 ,  H01L2224/0401 ,  H01L2224/05568 ,  H01L2224/05666 ,  H01L2224/05671 ,  H01L2224/1145 ,  H01L2224/11452 ,  H01L2224/11462 ,  H01L2224/11464 ,  H01L2224/13023 ,  H01L2224/13083 ,  H01L2224/13111 ,  H01L2224/13144 ,  H01L2224/13155 ,  H01L2224/13166 ,  H01L2224/13171 ,  H01L2224/16238 ,  H01L2224/16502 ,  H01L2224/81193 ,  H01L2224/8121 ,  H01L2224/81805 ,  H01L2224/81825 ,  H01L2924/01322 ,  H05K3/3463 ,  H05K3/4007 ,  H05K2201/0367 ,  H01L2924/00014 ,  H01L2924/00

Abstract: 本发明的目的在于提供一种具有优异的接合强度的电子器件用的接合构造。本发明的一个侧面所涉及的电子器件用的接合构造（10）具备包含镍的第1金属层（11）、以及形成在第1金属层（11）之上且包含金、锡和镍的第2金属层（12），第2金属层（12）包含AuSn共晶相。

公开(公告)号：CN102005297B

公开(公告)日：2012-09-05

申请号：CN201010269342.5

申请日：2010-08-31

Applicant: TDK株式会社

Inventor： 樱井隆司 ,  吉原信也 ,  小野寺晃 ,  阿部寿之 ,  今野正彦 ,  栗本哲 ,  进藤宏史 ,  堀田哲广 ,  渡边源一 ,  伊藤义和

IPC: H01G4/228 ,  H01G4/252 ,  H01C1/142 ,  H01C10/00 ,  H01C17/00 ,  H01C17/28

CPC classification number: H01G4/2325 ,  B23K1/0016 ,  H01G4/30

Abstract: 本发明提供不降低可靠性并能够用无铅焊料直接覆盖基底电极层的陶瓷电子部件以及陶瓷电子部件的制造方法。端子电极(3)具备由烧结而形成的Cu的基底电极层(21)、由Sn-Ag-Cu-Ni-Ge的五元系无铅焊料而形成的焊料层(22)、在基底电极层(21)与焊料层(22)之间通过Ni扩散而形成的扩散层(23)。这样，因为将Ni的扩散层(23)形成于基底电极层(21)与焊料层(22)之间，所以起到作为屏障层的作用的该扩散层(23)能够抑制基底电极层(21)的Cu的焊料侵蚀。另外，Ni的扩散层(23)能够抑制脆的Sn-Cu金属互化物生长。因此，抑制了基底电极层(21)与焊料层(22)之间的接合强度的降低。

公开(公告)号：CN101354935B

公开(公告)日：2012-07-25

申请号：CN200810215406.6

申请日：2008-07-24

Applicant: TDK株式会社

Inventor： 楫野隆 ,  阿部寿之 ,  柿沼朗 ,  伊藤和彦

IPC: H01C7/02

Abstract: 本发明涉及一种叠层电子部件及其制造方法，根据该方法，当在外部电极上电镀形成端子电极时，能够充分抑制电镀附着到多孔质素体的表面，能够防止产品可靠性降低。叠层电子部件(1)为具有叠层体(4)的PTC热敏电阻器，叠层体(4)包含由陶瓷构成的具有多个孔隙的多孔质素体(2)，和在多孔质素体(2)内形成的多个内部电极(3)，该叠层电子部件(1)具备至少一个通过层叠多孔质素体(2)和内部电极(3)而得到的单位结构(10)。在内部电极(2)上连接有外部电极(5、5)，进一步在其上通过电镀形成端子电极(7、7)。在多孔质素体(2)的多个孔隙中，以60％以上的填充率填充有树脂。

公开(公告)号：CN101896036A

公开(公告)日：2010-11-24

申请号：CN201010250296.4

申请日：2005-09-16

Applicant: TDK株式会社

Inventor： 川畑贤一 ,  阿部寿之 ,  胜俣正史

IPC: H05K1/02 ,  H05K3/46 ,  H05K3/42

CPC classification number: H05K1/0265 ,  C25D5/022 ,  H05K3/0032 ,  H05K3/06 ,  H05K3/064 ,  H05K3/107 ,  H05K3/108 ,  H05K3/20 ,  H05K3/243 ,  H05K3/421 ,  H05K3/4652 ,  H05K2201/0355 ,  H05K2201/0376 ,  H05K2201/0394 ,  H05K2201/09036 ,  H05K2201/09563 ,  H05K2201/096 ,  H05K2201/09736 ,  H05K2203/0384 ,  H05K2203/0542 ,  H05K2203/1476 ,  Y10T428/24917

Abstract: 多层基板及其制造方法。该多层基板的设计自由度高，适合高密度安装且具有高性能。多层基板包括层叠的多个绝缘层；和在多个绝缘层各个之间形成的、未贯穿该多个绝缘层中的任意一层的配线图形，配线图形包括具有预定厚度的第1配线图形和厚度大于第1配线图形的第2配线图形。通过消去法对厚度一定的导电层进行构图而形成第1配线图形。在形成通孔的同一工序中，通过开孔加工，形成图形形成用槽，然后用导电性材料同时填充通孔和图形形成用槽的内部，形成第2配线图形。第1配线图形优选用作为图形的宽度和厚度偏差小、要求相对于绝缘层的图形厚度精度的高频电路用LC图形和要求阻抗匹配的通常的配线图形。第2配线图形优选用作为扼流圈用L图形。

公开(公告)号：CN1241870C

公开(公告)日：2006-02-15

申请号：CN98800759.2

申请日：1998-06-01

Applicant: TDK株式会社

Inventor： 佐佐木正美 ,  大川博茂 ,  铃木康义 ,  增田秀树 ,  阿部寿之 ,  须田昭

IPC: C04B35/16 ,  C03C10/04

CPC classification number: C03C10/0054 ,  C03C14/004 ,  C03C14/006 ,  C03C2214/16 ,  C03C2214/20

Abstract: 本发明提供了由5%～40%重量的硅酸锌弥散于作为基质的35%～75%重量的硼硅酸盐玻璃中而组成的一种非磁性陶瓷，该硼硅酸盐玻璃中SiO2和B2O3含量为：SiO2＝70～90%重量；B2O3＝10～30%重量。利用该非磁性陶瓷可制得多层陶瓷电感。当该陶瓷用作含有电感部分的多层陶瓷部件时，它有低介电常数和良好的高频带特性，能够低温烧成从而使得能使用银电极，能防止烧成后晶片变形和出现裂纹，并且能提供高机械强度。

公开(公告)号：CN1100329C

公开(公告)日：2003-01-29

申请号：CN97126397.3

申请日：1997-11-21

Applicant: TDK株式会社

Inventor： 熊谷修美 ,  阿部寿之 ,  小林诚 ,  齐藤则之 ,  柴田宪治 ,  佐佐木浩三 ,  高桥彻

IPC: H01F41/04 ,  H01F17/00

CPC classification number: H03H7/0115 ,  H01F17/0013 ,  H01F27/292 ,  H01F41/043 ,  H01F41/046 ,  H01F2017/0026 ,  H03H2001/0057 ,  H03H2001/0085 ,  Y10T29/43 ,  Y10T29/435 ,  Y10T29/49002 ,  Y10T29/49126 ,  Y10T29/4913 ,  Y10T29/49135 ,  Y10T29/49142 ,  Y10T29/49144 ,  Y10T29/49147 ,  Y10T29/49179 ,  Y10T29/49208 ,  Y10T29/49222

Abstract: 构成基本上为矩形平行六面体形状的多层电子部件，它有把线圈导体和用磁性或非磁性材料制成的生板叠置而构成的多层体。终端电板沿垂直于电流流过多层体中的线圈导体而产生的磁力线方向分别设置在多层体的两端。终端电极是只形成在多层体的两个端面上的导电薄片，与多层体成为一体。

公开(公告)号：CN108538726B

公开(公告)日：2022-08-26

申请号：CN201810172586.8

申请日：2018-03-01

Applicant: TDK株式会社

Inventor： 折笠诚 ,  清家英之 ,  堀川雄平 ,  阿部寿之

IPC: H01L21/48

Abstract: 本发明提供一种半导体芯片的制造方法，该半导体芯片具有基板、形成于基板上的导电部、形成于导电部的微凸起，其中，该制造方法具备在微凸起上形成平滑面的平滑面形成工序，平滑面形成工序具备对配置有半导体芯片的空间在惰性气氛内使还原性气体流入，并以微凸起的融点以上的温度进行加热的加热工序，在加热工序中，在微凸起上载置压力赋予部件，压力赋予部件的主面中与微凸起相接的主面为平面。

公开(公告)号：CN109309012B

公开(公告)日：2022-07-12

申请号：CN201810838133.4

申请日：2018-07-26

Applicant: TDK株式会社

Inventor： 大德高志 ,  谷口晋 ,  关映子 ,  佐藤淳 ,  堀川雄平 ,  折笠诚 ,  阿部寿之

IPC: H01L21/48 ,  H01L21/60 ,  H01L33/48 ,  H01L33/62

Abstract: 本发明涉及导电性基板、电子装置以及显示装置的制造方法，导电性基板的制造方法是制造具有基材以及被设置于基材的一个主面侧的导电图形的导电性基板的方法。该方法具备由压印法来形成具有基底层露出的底面和包含沟槽形成层表面的侧面的沟槽的工序、从露出于沟槽底面的基底层使金属镀敷生长并由此而形成导电图形层的工序。

公开(公告)号：CN111785705A

公开(公告)日：2020-10-16

申请号：CN202010781491.3

申请日：2017-10-25

Applicant: TDK株式会社

Inventor： 折笠诚 ,  堀川雄平 ,  阿部寿之 ,  上林义广

IPC: H01L23/552 ,  H01L23/29 ,  H01L21/56 ,  H01L21/3205 ,  H01L21/288 ,  H01L23/31 ,  H01L21/60 ,  H01L23/49 ,  H01L23/488

Abstract: 本说明书中公开的电子部件模块具备电子部件、密封所述电子部件的密封树脂、覆盖所述密封树脂的表面的导电膜、覆盖所述导电膜的表面的保护膜。所述保护膜包含低反射层和保护层。所述低反射层不与导电膜相接。

公开(公告)号：CN109309012A

公开(公告)日：2019-02-05

申请号：CN201810838133.4

申请日：2018-07-26

Applicant: TDK株式会社

Inventor： 大德高志 ,  谷口晋 ,  关映子 ,  佐藤淳 ,  堀川雄平 ,  折笠诚 ,  阿部寿之

IPC: H01L21/48 ,  H01L21/60 ,  H01L33/48 ,  H01L33/62

Abstract: 本发明涉及导电性基板、电子装置以及显示装置的制造方法，导电性基板的制造方法是制造具有基材以及被设置于基材的一个主面侧的导电图形的导电性基板的方法。该方法具备由压印法来形成具有基底层露出的底面和包含沟槽形成层表面的侧面的沟槽的工序、从露出于沟槽底面的基底层使金属镀敷生长并由此而形成导电图形层的工序。