极紫外线微影遮罩和其制造方法
    32.
    发明公开

    公开(公告)号:CN113589640A

    公开(公告)日:2021-11-02

    申请号:CN202010969692.6

    申请日:2020-09-15

    Abstract: 一种极紫外线微影遮罩和其制造方法,制造极紫外线微影遮罩的方法包括形成多层反射层、在多层反射层上形成缓冲层,以及在多层反射层上形成吸收层。在图案化吸收层之前,移除吸收层的外部部分。接着沉积光阻层在吸收层的顶表面上及吸收层的侧壁上。接着图案化光阻层,且在图案化光阻层的存在下,以电浆蚀刻制程蚀刻吸收层。在电浆蚀刻制程期间,在吸收层侧壁上的光阻层有助于改良蚀刻吸收层的均匀性。

    EUV光掩模及其制造方法
    33.
    发明公开

    公开(公告)号:CN113406854A

    公开(公告)日:2021-09-17

    申请号:CN202110041748.6

    申请日:2021-01-13

    Abstract: 本公开涉及EUV光掩模及其制造方法。在一种制造反射掩模的方法中,在掩模坯之上形成光致抗蚀剂层。掩模坯包括衬底、在衬底上的反射多层、在反射多层上的帽盖层、在帽盖层上的吸收体层、和硬掩模层,并且吸收体层由Cr、CrO或CrON制成。光致抗蚀剂层被图案化,硬掩模层通过使用经图案化的光致抗蚀剂层而被图案化,吸收体层通过使用经图案化的硬掩模层而被图案化,并且附加的元素被引入到经图案化的吸收体层来形成经转化的吸收体层。

    光微影设备
    34.
    发明公开

    公开(公告)号:CN113126446A

    公开(公告)日:2021-07-16

    申请号:CN202011606020.5

    申请日:2020-12-30

    Abstract: 本揭示案揭示了一种光微影设备,包括可选择性地自处理设备延伸的粒子移除匣。粒子移除匣包括风力叶片狭缝及排气狭缝。风力叶片狭缝用以将经加压清洗材料指引至光罩的表面,以自光罩的表面移除碎屑粒子。排气狭缝经由排气线路收集与光罩的表面分开的碎屑粒子及污染物。在一些实施例中,风力叶片狭缝包括在风力叶片狭缝内间隔开的阵列的风力叶片喷嘴。在一些实施例中,排气狭缝包括在排气狭缝内间隔开的阵列的排气线路。

    制造光刻用掩模的方法
    35.
    发明公开

    公开(公告)号:CN109782533A

    公开(公告)日:2019-05-21

    申请号:CN201811258198.8

    申请日:2018-10-26

    Abstract: 在一种制造光刻用掩模的方法中,获取电路图案数据;根据电路图案数据计算图案密度,其中图案密度是每预定区域的总图案区域;为图案密度低于临界密度的区域产生虚拟图案数据;根据电路图案数据及虚拟图案数据产生掩模绘图数据;根据掩模绘图数据,以电子束光刻设备的电子束于掩模坯料基板上所形成的光刻胶层上绘制图案;以及以显影液显影经绘图的光刻胶层,当光刻胶层以电子束曝光且经过显影,虚拟图案数据内所包含的多个虚拟图案并不会转印为掩模图案。

    用于图案化EUV掩模上的光刻胶层的光刻系统和方法

    公开(公告)号:CN105023832A

    公开(公告)日:2015-11-04

    申请号:CN201510165819.8

    申请日:2015-04-09

    CPC classification number: G03F1/22 G03F1/46

    Abstract: 本发明提供了一种用于极紫外(EUV)掩模的光刻系统。光刻系统包括耦合模块。耦合模块包括配置为接触EUV掩模的外围区域的至少一个掩模接触元件。光刻系统也包括具有通过至少一个掩模接触元件电连接至EUV掩模的一端和连接至地电位的另一端的安培计。安培计包括配置为测量从EUV掩模传导至地电位的电流的传感器和配置为提供与通过传感器测量的电流相反的补偿电流的补偿电路。本发明还涉及用于图案化EUV掩模上的光刻胶层的光刻系统和方法。

    光掩模保护膜系统和集成电路的制造方法

    公开(公告)号:CN101354527A

    公开(公告)日:2009-01-28

    申请号:CN200810135751.9

    申请日:2008-07-11

    CPC classification number: G03F1/64

    Abstract: 本发明提供一种用于微影图案化工艺的光掩模保护膜系统和集成电路的制造方法,该光罩保护膜系统包括透明基板;预定义图案,形成于上述透明基板上;保护膜,靠近于上述透明基板;保护膜框架,用以固定上述保护膜;吸震物,设置于上述保护膜框架和透明基板之间,以释放上述透明基板的压力。该集成电路的制造方法包括:提供基板,其上具有辐射能感应镀膜;提供光掩模保护膜系统,包括光掩模,其上具有图案;保护膜框架,设置于上述光掩模和保护膜之间,且固定上述保护膜;吸震物,设置于上述保护膜框架和光掩模之间,且附着至上述保护膜框架,上述吸震物用以降低上述光掩模的压力;于微影工艺中,利用上述光掩模,在上述基板上形成集成电路图案。

Patent Agency Ranking