公开(公告)号：CN107591442A

公开(公告)日：2018-01-16

申请号：CN201710031102.3

申请日：2017-01-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 叶凌彦 ,  杨育佳 ,  刘继文

IPC: H01L29/423 ,  H01L29/78 ,  H01L21/336

Abstract: 本发明实施例描述了具有2D材料层有源区的示例性FET器件及其制造方法。例如，黑磷有源区具有在沟道区中的第一厚度和在源极/漏极(S/D)区中的更大的第二厚度。在S/D区中的BP具有侧壁，该侧壁接触设置在FET上方的接触件。栅电极设置在沟道区上方。在一些实施例中，侧壁具有钝化的边缘。在一些实施例中，侧壁是非线性的。在一些实施例中，应力层设置在2D材料层上方。本发明实施例涉及具有至2D材料有源区的接触件的场效应晶体管。

公开(公告)号：CN103579176B

公开(公告)日：2017-04-12

申请号：CN201210424958.4

申请日：2012-10-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 万幸仁 ,  叶凌彦 ,  施启元 ,  陈彦友

IPC: H01L23/522 ,  H01L29/78 ,  H01L21/336

CPC classification number: H01L29/7851 ,  H01L21/28525 ,  H01L21/28568 ,  H01L21/324 ,  H01L21/76224 ,  H01L21/823431 ,  H01L21/823807 ,  H01L21/823814 ,  H01L27/0886 ,  H01L29/165 ,  H01L29/41791 ,  H01L29/45 ,  H01L29/49 ,  H01L29/495 ,  H01L29/4958 ,  H01L29/518 ,  H01L29/66636 ,  H01L29/66795 ,  H01L29/7848 ,  H01L29/785 ,  H01L2029/7858 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明涉及半导体器件。一种用于半导体器件的接触结构的示例性结构包括：衬底，该衬底包括主表面和主表面之下的腔；腔中的应变材料，其中应变材料的晶格常数不同于衬底的晶格常数；位于应变材料上方的含Ge介电层；以及位于含Ge介电层上方的金属层。

公开(公告)号：CN103579176A

公开(公告)日：2014-02-12

申请号：CN201210424958.4

申请日：2012-10-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 万幸仁 ,  叶凌彦 ,  施启元 ,  陈彦友

IPC: H01L23/522 ,  H01L29/78 ,  H01L21/336

CPC classification number: H01L29/7851 ,  H01L21/28525 ,  H01L21/28568 ,  H01L21/324 ,  H01L21/76224 ,  H01L21/823431 ,  H01L21/823807 ,  H01L21/823814 ,  H01L27/0886 ,  H01L29/165 ,  H01L29/41791 ,  H01L29/45 ,  H01L29/49 ,  H01L29/495 ,  H01L29/4958 ,  H01L29/518 ,  H01L29/66636 ,  H01L29/66795 ,  H01L29/7848 ,  H01L29/785 ,  H01L2029/7858 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明涉及半导体器件。一种用于半导体器件的接触结构的示例性结构包括：衬底，该衬底包括主表面和主表面之下的腔；腔中的应变材料，其中应变材料的晶格常数不同于衬底的晶格常数；位于应变材料上方的含Ge介电层；以及位于含Ge介电层上方的金属层。

公开(公告)号：CN103107196A

公开(公告)日：2013-05-15

申请号：CN201210041249.8

申请日：2012-02-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 万幸仁 ,  叶凌彦 ,  施启元 ,  林以唐 ,  张智胜

IPC: H01L29/78 ,  H01L29/423 ,  H01L21/336

CPC classification number: H01L29/66818 ,  H01L21/2236 ,  H01L21/823431 ,  H01L21/823462 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823821 ,  H01L21/823857 ,  H01L21/823878 ,  H01L21/845 ,  H01L27/0924 ,  H01L27/1211

Abstract: 本发明涉及鳍式场效应晶体管(FinFET)。FinFET的一个示例性结构包括：具有顶面的衬底；在衬底顶面上方延伸的第一鳍片和第二鳍片，其中，每个鳍片均具有顶面和侧壁；位于第一鳍片和第二鳍片之间的绝缘层，该绝缘层从衬底顶面沿着鳍片的一部分向上延伸；覆盖第一鳍片的顶面和侧壁且具有第一厚度的第一栅极电介质和覆盖第二鳍片的顶面和侧壁且具有小于第一厚度的第二厚度的第二栅极电介质；以及跨过第一栅极电介质和第二栅极电介质两者的导电栅极带。本发明提供了鳍式场效应晶体管及其制造方法。

公开(公告)号：CN109427877B

公开(公告)日：2022-08-09

申请号：CN201810765977.0

申请日：2018-07-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡惠铭 ,  叶凌彦

IPC: H01L29/51 ,  H01L29/78 ,  H01L21/336

Abstract: 在制造负电容结构的方法中，在设置在衬底上方的第一导电层上方形成铁电介电层，并且在铁电介电层上方形成第二导电层。铁电介电层包括非晶层和晶体。本发明实施例涉及半导体器件及其制造方法。

公开(公告)号：CN108122909B

公开(公告)日：2021-02-05

申请号：CN201710702826.6

申请日：2017-08-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张家文 ,  林宏年 ,  李建兴 ,  张智胜 ,  叶凌彦 ,  威尔曼·蔡 ,  杨育佳

IPC: H01L27/088 ,  H01L21/8234 ,  H01L29/423 ,  H01L21/336 ,  H01L29/49

Abstract: 半导体器件包括设置在衬底上方的第一沟道区域，以及设置在第一沟道区域上方的第一栅极结构。第一栅极结构包括设置在沟道区域上方的栅极介电层、设置在栅极介电层上方的下导电栅极层、设置在下导电栅极层上方的铁电材料层以及设置在铁电材料层上方的上导电栅极层。铁电材料层与栅极介电层和下导电栅极层直接接触，并且具有U形截面。本发明的实施例还涉及制造半导体器件的方法。

公开(公告)号：CN106935649B

公开(公告)日：2020-08-25

申请号：CN201610916200.0

申请日：2016-10-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨育佳 ,  卡洛斯·H·迪亚兹 ,  王志豪 ,  叶凌彦 ,  孙元成

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/06

Abstract: 半导体器件包括具有第一半导体材料的鳍。鳍包括源极/漏极(S/D)区域和沟道区域。S/D区域提供顶面和两个侧壁表面。S/D区域的宽度小于沟道区域的宽度。半导体器件还包括在S/D区域上方且具有掺杂的第二半导体材料的半导体膜。半导体膜提供分别地基本上平行于S/D区域的顶面和两个侧壁表面的顶面和两个侧壁表面。半导体器件还包括半导体膜的顶面和两个侧壁表面上方的且用于与S/D区域电通信的金属接触件。本发明的实施例还涉及形成场效应晶体管的方法。

公开(公告)号：CN106486531B

公开(公告)日：2020-01-14

申请号：CN201510859637.0

申请日：2015-11-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨育佳 ,  叶凌彦

IPC: H01L29/45 ,  H01L29/78 ,  H01L29/24

Abstract: 一种半导体装置，包括具有第一边缘的过渡金属二硫化物层，此第一边缘具有锯齿状原子配置。金属材料具有与过渡金属二硫化物层重叠的部分。金属材料具有与过渡金属二硫化物层的第一边缘接触的第二边缘。藉由形成接触过渡金属二硫化物层的金属边缘的接触插塞，接触电阻显著减少。另一方面，过渡金属二硫化物层的半导电边缘可用于某些地方(诸如栅电极的下方)，以减少漏电流。

公开(公告)号：CN109860170A

公开(公告)日：2019-06-07

申请号：CN201811295405.7

申请日：2018-11-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 彭成毅 ,  吕俊颉 ,  萧孟轩 ,  叶凌彦 ,  卡罗司·迪亚兹 ,  李东颖

IPC: H01L27/06 ,  H01L21/822

Abstract: 集成半导体装置包含第一半导体装置、层间介电层以及第二半导体装置。第一半导体装置具有第一晶体管结构。层间介电层是在第一半导体装置上。层间介电层的厚度实质为10nm至100nm。第二半导体装置是在层间介电层上且具有作为第二晶体管结构的通道层的二维材料层。

公开(公告)号：CN109727870A

公开(公告)日：2019-05-07

申请号：CN201810736302.3

申请日：2018-07-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吕俊颉 ,  卡洛斯·H·迪亚兹 ,  张智胜 ,  彭成毅 ,  叶凌彦

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/51

Abstract: 在制造负电容结构的方法中，在衬底上方形成介电层。在介电层上方形成第一金属层。在形成第一金属层之后，执行退火操作，随后执行冷却操作。形成第二金属层。在冷却操作之后，介电层变为包括正交晶相的铁电介电层。第一金属层包括(111)取向的晶体层。本发明实施例涉及半导体器件及其制造方法。