-
公开(公告)号：CN108010882A
公开(公告)日：2018-05-08
申请号：CN201711021196.2
申请日：2017-10-27
Applicant: 三星电子株式会社
IPC: H01L21/8238 , H01L27/092
CPC classification number: H01L27/10897 , H01L27/10814 , H01L27/10823 , H01L27/10852 , H01L27/10876 , H01L27/10885 , H01L27/10888 , H01L27/10894
Abstract: 提供了制造存储器件的方法。该方法可以包括形成掩模图案，该掩模图案包括彼此平行并在基板的第一区域上延伸的多个线形部分。掩模图案可以在基板的第二区域上延伸。该方法还可以包括利用掩模图案作为掩模在第一区域中形成多个字线区域、分别在该多个字线区域中形成多条字线、以及从第二区域去除掩模图案以暴露第二区域。在从第二区域去除掩模图案之后掩模图案可以保留在第一区域上。该方法还可以包括在第二区域上形成沟道外延层，同时利用掩模图案作为沟道外延层在第一区域上生长的阻挡物。
-
公开(公告)号：CN103779393B
公开(公告)日：2018-02-09
申请号：CN201310491132.4
申请日：2013-10-18
Applicant: 三星电子株式会社
IPC: H01L29/06 , H01L21/768 , H01L27/02
CPC classification number: H01L27/10888 , H01L21/26513 , H01L21/7682 , H01L21/76897 , H01L27/10855 , H01L27/10885
Abstract: 本发明提供了半导体器件及其制造方法。在形成该半导体器件的方法中，蚀刻停止图案和分开的间隔物能够形成在位线接触的侧壁上，其中蚀刻停止图案和分开的间隔物的每个包括相对于氧化物具有蚀刻选择性的材料。能够形成存储节点接触插塞孔，使得蚀刻停止图案和分开的间隔物形成存储节点接触插塞孔的与位线接触间隔开的一部分侧壁。清洁存储节点接触插塞孔以去除形成在存储节点接触插塞孔中的自然氧化物。本发明还公开了与该方法有关的器件。
-
公开(公告)号：CN103811554A
公开(公告)日：2014-05-21
申请号：CN201310572089.4
申请日：2013-11-13
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L21/336
Abstract: 本发明提供了半导体器件及其制造方法。该半导体器件包括：衬底，包括单元区和外围区；单元栅电极，埋入在与单元区的单元有源部分交叉的凹槽中；单元线图案，横跨单元栅电极，单元线图案连接到在单元有源部分中处于单元栅电极的一侧的第一源/漏区；外围栅极图案，横跨外围区的外围有源部分；平坦化的层间绝缘层，在衬底上处于外围栅极图案周围；以及覆盖绝缘层，在平坦化的层间绝缘层和外围栅极图案的顶表面上，覆盖绝缘层包括相对于平坦化的层间绝缘层具有蚀刻选择性的绝缘材料。
-
公开(公告)号：CN110660822B
公开(公告)日：2024-11-26
申请号：CN201910567221.X
申请日：2019-06-27
Applicant: 三星电子株式会社
Abstract: 公开了一种可变电阻存储器装置，所述可变电阻存储器装置包括：第一导线，在与基底的顶表面平行的第一方向上延伸；存储器单元，在第一导线的侧面上沿第一方向彼此隔开并连接到第一导线；以及第二导线，分别连接到存储器单元。每条第二导线在第二方向上与第一导线隔开。第二方向与基底的顶表面平行并且与第一方向交叉。第二导线在与基底的顶表面垂直的第三方向上延伸，并且在第一方向上彼此隔开。每个存储器单元包括可变电阻元件和选择元件，可变电阻元件和选择元件布置在同一水平处并且在第二方向上水平地布置。
-
公开(公告)号：CN118613050A
公开(公告)日：2024-09-06
申请号：CN202410216519.7
申请日：2024-02-27
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 一种半导体存储器件，所述半导体存储器件包括：有源图案，位于第一基板上并且包括在第一方向上彼此相反的第一表面和第二表面；数据存储图案，位于所述有源图案与所述第一基板之间并且连接到所述有源图案的所述第一表面；位线，位于所述有源图案上，连接到所述有源图案的所述第二表面，并且在第二方向上延伸；字线，位于所述有源图案的侧壁上；第二基板；外围栅极结构，位于所述第二基板的第一表面上；第一连接布线结构，位于所述第二基板的所述第一表面上并且连接到所述外围栅极结构和所述位线；第二连接布线结构，位于所述第二基板的第二表面上；以及贯通通路，穿透所述第二基板并且连接所述第一连接布线结构和所述第二连接布线结构。
-
Patent Agency Ranking
-
公开(公告)号：CN111009527B
公开(公告)日：2024-08-06
申请号：CN201910921105.3
申请日：2019-09-27
Applicant: 三星电子株式会社
Abstract: 提供了半导体存储器件。所述半导体存储器件包括衬底，该衬底包括单元区域、第一接触区域、第二接触区域和设置在第一接触区域与第二接触区域之间的位外围电路区域。第一堆叠结构设置在单元区域和第一接触区域上。第二堆叠结构设置在单元区域和第二接触区域上。外围晶体管设置在位外围电路区域上并且电连接到第一堆叠结构和第二堆叠结构。第一堆叠结构和第二堆叠结构均包括：竖直堆叠在单元区域上的多个半导体图案；以及连接到多个半导体图案并且沿第一方向从单元区域延伸到对应的第一接触区域和第二接触区域上的多条导线。多条导线在第一接触区域和第二接触区域上具有阶梯结构。
-
公开(公告)号：CN118434130A
公开(公告)日：2024-08-02
申请号：CN202410012621.5
申请日：2024-01-04
Applicant: 三星电子株式会社
Abstract: 本公开涉及一种半导体器件及其制造方法。该半导体器件包括：在第一方向上延伸并且在第二方向上彼此相邻的第一和第二有源图案，第一和第二有源图案中的每个包括在第一方向上彼此间隔开的第一边缘和第二边缘；顺序提供在第一有源图案的第一边缘上的第一存储节点焊盘和第一存储节点接触；顺序提供在第二有源图案的第二边缘上的第二存储节点焊盘和第二存储节点接触；以及在第一和第二存储节点接触之间的栅栏图案。第一存储节点接触的底表面和顶表面分别位于第一水平和第二水平。在第三方向上，栅栏图案在第一水平处的宽度小于栅栏图案在第二水平处的宽度。
-
公开(公告)号：CN117956797A
公开(公告)日：2024-04-30
申请号：CN202311400546.1
申请日：2023-10-26
Applicant: 三星电子株式会社
Abstract: 一种半导体存储器件可以包括：包括单元阵列区和外围电路区的衬底；在衬底的单元阵列区上的有源图案；在衬底的外围电路区上的外围有源图案；设置在外围有源图案的顶表面上的外围栅电极；提供在单元阵列区上以覆盖有源图案的顶表面的第一层间绝缘图案；以均匀的厚度覆盖第一层间绝缘图案和外围栅电极的第一蚀刻停止层；以及设置在第一蚀刻停止层上和外围电路区中的第二层间绝缘图案。在单元阵列区中，第二层间绝缘图案可以具有与第一蚀刻停止层的顶表面位于基本相同的水平的顶表面。
-
公开(公告)号：CN110729241B
公开(公告)日：2024-04-09
申请号：CN201910547303.8
申请日：2019-06-24
Applicant: 三星电子株式会社
Abstract: 公开了制造半导体装置的方法。所述方法包括：在基底上交替地堆叠多个介电层和多个第一半导体层以形成模结构；形成穿透模结构的孔；在基底上形成填充孔的第二半导体层；以及将激光照射到第二半导体层上。
-
-
-
-
-
-
-
-
-
Search Results
87
records
(took 0.026 seconds)
