公开(公告)号：CN113097219A

公开(公告)日：2021-07-09

申请号：CN202011584455.4

申请日：2020-12-28

Applicant: 三星电子株式会社

Inventor： 金俊亨 ,  权永振 ,  林根元

IPC: H01L27/11582 ,  H01L27/11578 ,  H01L27/11573

Abstract: 公开了一种半导体器件，其中单元阵列区域和扩展区域沿第一方向布置，并且其中接触区域和贯通区域沿第一方向交替地布置在扩展区域中，包括：模制结构，包括交替地堆叠在第一衬底上的多个第一绝缘图案和多个栅电极；沟道结构，穿透单元阵列区域中的模制结构以与多个栅电极相交；相应的栅极触点，在接触区域中的模制结构上，并连接到栅电极中的每一个；以及多个第二绝缘图案，第二绝缘图案与第一绝缘图案交替地堆叠在贯通区域中的模制结构中，多个第二绝缘图案包括与多个第一绝缘图案不同的材料。

公开(公告)号：CN112310095A

公开(公告)日：2021-02-02

申请号：CN202010673043.1

申请日：2020-07-14

Applicant: 三星电子株式会社

Inventor： 林根元 ,  孙仑焕 ,  崔峻荣

IPC: H01L27/11524 ,  H01L27/11548 ,  H01L27/11556 ,  H01L27/1157 ,  H01L27/11575 ,  H01L27/11582

Abstract: 公开了垂直存储器件和制造垂直存储器件的方法。该垂直存储器件包括：衬底，具有单元块区域、块分离区域和边界区域；多个堆叠结构，布置在单元块区域和边界区域中使得绝缘中间层图案与电极图案交替地堆叠在衬底上。堆叠结构通过块分离区域在第三方向上间隔开。多个沟道结构在单元块区域中在第一方向上穿过堆叠结构延伸到衬底，并连接到衬底。多个虚设沟道结构在边界区域中延伸穿过每个堆叠结构的上部部分，并连接到与衬底间隔开的虚设底部电极图案。因此，基本上防止了在衬底附近的桥接缺陷。

公开(公告)号：CN112234064A

公开(公告)日：2021-01-15

申请号：CN202010337804.6

申请日：2020-04-26

Applicant: 三星电子株式会社

Inventor： 金俊亨 ,  林根元 ,  金万中

IPC: H01L27/11517 ,  H01L27/11521 ,  H01L27/11551 ,  H01L27/11563 ,  H01L27/11568 ,  H01L27/11578

Abstract: 提供了一种三维半导体存储器装置，所述三维半导体存储器装置包括：基底，包括第一方向上的第一连接区和第二连接区以及位于第一连接区与第二连接区之间的单元阵列区；以及第一块结构，位于基底上。第一块结构在单元阵列区上具有第一宽度，第一块结构在第一连接区上具有第二宽度，并且第一块结构在第二连接区上具有第三宽度。第一宽度、第二宽度和第三宽度平行于与第一方向交叉的第二方向，并且第一宽度小于第二宽度且大于第三宽度。

公开(公告)号：CN111009528A

公开(公告)日：2020-04-14

申请号：CN201910949878.2

申请日：2019-10-08

Applicant: 三星电子株式会社

Inventor： 白石千 ,  林根元 ,  申载勋 ,  李明根

IPC: H01L27/11556

Abstract: 公开了一种三维半导体存储器装置，所述三维半导体存储器装置包括：第一衬底上的外围电路结构；外围电路结构上的第二衬底；第一堆叠结构至第四堆叠结构，它们在第二衬底上在第一方向上间隔开；第一支承连接件和第二支承连接件，它们在第二堆叠结构与第三堆叠结构之间；第三支承连接件和第四支承连接件，它们在第三堆叠结构与第四堆叠结构之间；以及穿通电介质图案，其穿过第一堆叠结构和第二衬底。第一支承连接件与第二支承连接件之间的第一距离与第三支承连接件与第四支承连接件之间的第二距离不同。

公开(公告)号：CN110880511A

公开(公告)日：2020-03-13

申请号：CN201910837421.2

申请日：2019-09-05

Applicant: 三星电子株式会社

Inventor： 申美笑 ,  闵忠基 ,  金己焕 ,  金相赫 ,  金孝亭 ,  林根元

IPC: H01L27/11529 ,  H01L27/11556 ,  H01L27/11573 ,  H01L27/11582 ,  H01L21/311

Abstract: 本申请提供了包括间隙填充层的装置、形成间隙填充层的方法、以及半导体装置。包括间隙填充层的装置可包括在下层上的上层，其限定从上层的顶表面朝着下层延伸的沟槽，并且间隙填充层可以是填充沟槽的多层结构。间隙填充层可包括：第一介电层，其填充沟槽的第一部分并具有靠近上层的顶表面的顶表面；第二介电层，其填充沟槽的第二部分并具有靠近上层的顶表面并且比第一介电层的顶表面更朝着下层凹陷的顶表面；以及第三介电层，其填充沟槽的剩余部分并覆盖第二介电层的顶表面。

公开(公告)号：CN110718551A

公开(公告)日：2020-01-21

申请号：CN201910298105.2

申请日：2019-04-12

Applicant: 三星电子株式会社

Inventor： 金俊亨 ,  金光洙 ,  林根元

IPC: H01L27/11524 ,  H01L27/11529 ,  H01L27/11548 ,  H01L27/11556 ,  H01L27/1157 ,  H01L27/11573 ,  H01L27/11575 ,  H01L27/11582 ,  H01L21/768

Abstract: 一种半导体存储器件，包括：外围电路结构，包括外围电路绝缘层；中间连接结构，位于所述外围电路绝缘层上，所述中间连接结构包括中间连接绝缘层，并且所述中间连接绝缘层的底表面与所述外围电路绝缘层的顶表面接触；堆叠结构，位于所述中间连接结构的侧面上；以及沟道结构，垂直地延伸通过每个堆叠结构，其中，所述中间连接绝缘层的至少一个侧表面是倾斜表面，所述中间连接绝缘层的横截面积沿着远离所述外围电路绝缘层取向的向上方向减小。

公开(公告)号：CN110581139A

公开(公告)日：2019-12-17

申请号：CN201910241679.6

申请日：2019-03-27

Applicant: 三星电子株式会社

Inventor： 白石千 ,  林根元

IPC: H01L27/11582 ,  H01L27/11573 ,  H01L27/11568 ,  H01L27/11575

Abstract: 提供了一种用于制造非易失性存储器器件的方法。该方法包括：同时形成沟道孔和第一接触孔若干次，以实现期望的高深宽比。

公开(公告)号：CN110379816A

公开(公告)日：2019-10-25

申请号：CN201910279765.6

申请日：2019-04-09

Applicant: 三星电子株式会社

Inventor： 白石千 ,  林根元 ,  李奂

IPC: H01L27/1157 ,  H01L27/11573 ,  H01L27/11575 ,  H01L23/528 ,  H01L23/488

Abstract: 一种三维半导体存储器件可以包括：位于外围逻辑结构上的水平半导体层；单元电极结构，所述单元电极结构包括垂直堆叠在所述水平半导体层上的多个单元栅电极；接地选择栅电极，所述接地选择栅电极设置在所述单元电极结构与所述水平半导体层之间并且彼此水平间隔开，每个所述接地选择栅电极均包括第一焊盘和第二焊盘，在俯视图中，所述第一焊盘和所述第二焊盘通过二者之间设置的所述单元电极结构彼此间隔开；第一贯通互连结构，所述第一贯通互连结构将所述接地选择栅电极的所述第一焊盘连接到所述外围逻辑结构；以及第二贯通互连结构，所述第二贯通互连结构将所述接地选择栅电极的所述第二焊盘连接到所述外围逻辑结构。

公开(公告)号：CN214542223U

公开(公告)日：2021-10-29

申请号：CN202120714645.7

申请日：2021-04-08

Applicant: 三星电子株式会社

Inventor： 申载勋 ,  金江旻 ,  朴庆晋 ,  宋承砇 ,  申重植 ,  林根元

IPC: H01L23/538 ,  H01L27/11524 ,  H01L27/1157 ,  H01L21/768

Abstract: 一种竖直存储器装置包括栅电极结构、沟道、绝缘图案结构、蚀刻停止结构和穿通孔。栅电极结构包括在基本垂直于衬底的上表面的第一方向上在衬底上彼此间隔开的栅电极，所述栅电极中的每一个在基本平行于衬底的上表面的第二方向上延伸。沟道在第一方向上延伸穿过栅电极结构。绝缘图案结构延伸穿过栅电极结构。蚀刻停止结构延伸穿过栅电极结构，并且包围绝缘图案结构的至少一部分侧壁，并且蚀刻停止结构包括填充图案和填充图案的侧壁上的蚀刻停止图案。穿通孔在第一方向上延伸穿过绝缘图案结构。