公开(公告)号：CN110379816B

公开(公告)日：2024-01-16

申请号：CN201910279765.6

申请日：2019-04-09

Applicant: 三星电子株式会社

Inventor： 白石千 ,  林根元 ,  李奂

IPC: H10B43/35 ,  H10B43/40 ,  H10B43/50 ,  H01L23/528 ,  H01L23/488

Abstract: 一种三维半导体存储器件可以包括：位于外围逻辑结构上的水平半导体层；单元电极结构，所述单元电极结构包括垂直堆叠在所述水平半导体层上的多个单元栅电极；接地选择栅电极，所述接地选择栅电极设置在所述单元电极结构与所述水平半导体层之间并且彼此水平间隔开，每个所述接地选择栅电极均包括第一焊盘和第二焊盘，在俯视图中，所述第一焊盘和所述第二焊盘通过二者之间设置的所述单元电极结构彼此间隔开；第一贯通互连结构，所述第一贯通互连结构将所述接地选择栅电极的所述第一焊盘连接到所述外围逻辑结构；以及第二贯通互连结构，所述第二贯通互连结构将所述接地选择栅电极的所述第二焊盘连接到所述外围逻辑结构。

公开(公告)号：CN110379816A

公开(公告)日：2019-10-25

申请号：CN201910279765.6

申请日：2019-04-09

Applicant: 三星电子株式会社

Inventor： 白石千 ,  林根元 ,  李奂

IPC: H01L27/1157 ,  H01L27/11573 ,  H01L27/11575 ,  H01L23/528 ,  H01L23/488

Abstract: 一种三维半导体存储器件可以包括：位于外围逻辑结构上的水平半导体层；单元电极结构，所述单元电极结构包括垂直堆叠在所述水平半导体层上的多个单元栅电极；接地选择栅电极，所述接地选择栅电极设置在所述单元电极结构与所述水平半导体层之间并且彼此水平间隔开，每个所述接地选择栅电极均包括第一焊盘和第二焊盘，在俯视图中，所述第一焊盘和所述第二焊盘通过二者之间设置的所述单元电极结构彼此间隔开；第一贯通互连结构，所述第一贯通互连结构将所述接地选择栅电极的所述第一焊盘连接到所述外围逻辑结构；以及第二贯通互连结构，所述第二贯通互连结构将所述接地选择栅电极的所述第二焊盘连接到所述外围逻辑结构。