公开(公告)号：CN112563285A

公开(公告)日：2021-03-26

申请号：CN202010762163.9

申请日：2020-07-31

Applicant: 三星电子株式会社

Inventor： 金万中

IPC: H01L27/1157 ,  H01L27/11582

Abstract: 提供一种垂直半导体器件，其包括衬底、形成在衬底上的单元阵列区域和焊盘区域及栅极图案和相应的绝缘层。栅极图案在与衬底的上表面垂直的垂直方向上堆叠。每个栅极图案在衬底的单元阵列区域和焊盘区域上沿与衬底的上表面平行的第一方向延伸。栅极图案包括分别位于栅极图案的在第一方向上的边缘部分处的焊盘。相应的绝缘层位于在垂直方向上相邻的栅极图案之间。焊盘区域上的栅极图案和绝缘层用作焊盘结构，焊盘结构包括具有台阶形状的第一阶梯结构、具有台阶形状且设置在第一阶梯结构下方的第二阶梯结构、位于第一与第二阶梯结构之间的平坦表面部分和形成在平坦表面部分上的虚设阶梯结构。虚设阶梯结构与第一和第二阶梯结构中的每一者间隔开。

公开(公告)号：CN112234064A

公开(公告)日：2021-01-15

申请号：CN202010337804.6

申请日：2020-04-26

Applicant: 三星电子株式会社

Inventor： 金俊亨 ,  林根元 ,  金万中

IPC: H01L27/11517 ,  H01L27/11521 ,  H01L27/11551 ,  H01L27/11563 ,  H01L27/11568 ,  H01L27/11578

Abstract: 提供了一种三维半导体存储器装置，所述三维半导体存储器装置包括：基底，包括第一方向上的第一连接区和第二连接区以及位于第一连接区与第二连接区之间的单元阵列区；以及第一块结构，位于基底上。第一块结构在单元阵列区上具有第一宽度，第一块结构在第一连接区上具有第二宽度，并且第一块结构在第二连接区上具有第三宽度。第一宽度、第二宽度和第三宽度平行于与第一方向交叉的第二方向，并且第一宽度小于第二宽度且大于第三宽度。