公开(公告)号：CN100435286C

公开(公告)日：2008-11-19

申请号：CN200580021085.0

申请日：2005-05-11

申请人： 飞思卡尔半导体公司

发明人： 拉杰施·A.·劳 ,  拉马钱德兰·穆拉利德哈 ,  罗伯特·F.·斯蒂姆勒 ,  高里山卡尔·L.·钦达罗尔

IPC分类号： H01L21/302 ,  H01L21/461

CPC分类号： H01L27/11546 ,  B82Y10/00 ,  H01L21/28273 ,  H01L21/28282 ,  H01L27/105 ,  H01L27/11526 ,  H01L27/11568 ,  H01L27/11573 ,  H01L29/42332

摘要： 通过使用覆盖纳米簇(24)的中间双多晶硅氮化物控制电极叠层来形成多个存储单元器件。该叠层包括第一成型多晶硅氮化物层(126)和第二成型含多晶硅层(28)。从包含该多个存储单元的区域中去除第二成型含多晶硅层。在一种形式中，第二成型含多晶硅层还包括也将被去除的氮化物部分，由此留下第一成型多晶硅氮化物层用于存储单元器件。在另一种形式中，第二成型含多晶硅层不包含氮化物，而第一成型多晶硅氮化物层的氮化物部分也被去除。在后一种形式中，后面的氮化物层形成在剩下的多晶硅层(28)之上。保护该器件的顶部免遭氧化。在该存储单元外围的器件的栅电极也使用第二成型含多晶硅层。

公开(公告)号：CN101228619A

公开(公告)日：2008-07-23

申请号：CN200680027101.1

申请日：2006-06-01

申请人： 桑迪士克3D公司

发明人： 罗伊·E·朔伊尔莱茵

IPC分类号： H01L21/336 ,  H01L27/06 ,  H01L21/8247 ,  G11C16/04 ,  H01L27/115 ,  H01L29/792 ,  H01L21/84 ,  H01L29/10 ,  H01L27/12 ,  H01L29/06 ,  H01L29/786

CPC分类号： H01L29/42332 ,  B82Y10/00 ,  G11C16/0475 ,  H01L21/845 ,  H01L27/0688 ,  H01L27/115 ,  H01L27/11568 ,  H01L27/11578 ,  H01L27/1211 ,  H01L29/0649 ,  H01L29/1037 ,  H01L29/66833 ,  H01L29/785 ,  H01L29/7853 ,  H01L29/7854 ,  H01L29/78618 ,  H01L29/7881 ,  H01L29/792

摘要： 本发明描述一种可重写非易失性存储器单元，其中每个单元具有两个位。所述存储器单元优选通过凭借沟道热电子注射方法在介电电荷存储层中或在电隔离的导电naocrystals中存储电荷进行操作。在优选实施例中，沟道区具有波形形状，从而在两个存储区之间提供额外隔离。所述沟道区经沉积且优选由多晶锗或硅锗形成。本发明的存储器单元可形成在存储器阵列中；在优选实施例中，在单个衬底上方堆叠形成多个存储器层级。所述存储器单元包含晶体管(50)，其源极(52)和漏极(54)连接到位线(30)。所述沟道区形成在介电结构(32)上方，且由电荷存储电介质(36)和字线(44)覆盖。

公开(公告)号：CN101114677A

公开(公告)日：2008-01-30

申请号：CN200610172731.X

申请日：2006-12-26

申请人： 三星电子株式会社

发明人： 申尚旻 ,  薛光洙 ,  陈暎究

IPC分类号： H01L29/792 ,  H01L29/51 ,  H01L27/115 ,  H01L21/336 ,  H01L21/28 ,  H01L21/8247

CPC分类号： H01L21/28282 ,  H01L29/42332 ,  H01L29/42348 ,  H01L29/513 ,  H01L29/7881 ,  H01L29/792

摘要： 本发明提供了一种使用电荷俘获层作为存储节点的非易失半导体存储器装置及其制造方法。该非易失半导体存储器装置包括形成在半导体衬底上的隧穿绝缘层、在隧穿绝缘层上的由掺杂过渡金属的介电层形成的电荷俘获层、形成在电荷俘获层上的阻挡绝缘层和形成在阻挡绝缘层上的栅电极。该介电层是高k介电层，例如HfO2层。因此，非易失半导体存储器装置的数据保持特性能够改善，因为通过向高k介电层掺杂过渡金属而形成了深陷阱。

公开(公告)号：CN100343979C

公开(公告)日：2007-10-17

申请号：CN200510071668.6

申请日：2005-03-04

申请人： 三星电子株式会社

发明人： 柳寅儆 ,  郑守桓 ,  柳元壹

IPC分类号： H01L21/8239 ,  H01L21/28 ,  H01L21/336

CPC分类号： H01L29/42332 ,  B82Y10/00 ,  H01L21/28273 ,  H01L27/115 ,  H01L27/11521 ,  H01L29/7883

摘要： 本发明提供了一种制造存储器的方法，该存储器包括具有均匀分布的硅纳米点的栅。该方法包括：在衬底上形成栅，该栅具有绝缘薄膜，还具有在该绝缘薄膜中顺序叠放并且以预定距离彼此隔开的纳米点层和导电薄膜图案；在衬底中形成源区和漏区；以及分别在源区和漏区形成第一和第二金属层。

公开(公告)号：CN100336201C

公开(公告)日：2007-09-05

申请号：CN200310116438.8

申请日：2003-11-21

申请人： 三星电子株式会社

发明人： 金仁淑 ,  徐顺爱 ,  柳寅儆 ,  郑守桓

IPC分类号： H01L21/8239 ,  H01L21/768

CPC分类号： B82Y10/00 ,  H01L21/28273 ,  H01L21/28282 ,  H01L29/42332 ,  H01L29/7881 ,  H01L29/792 ,  Y10S977/723 ,  Y10S977/774

摘要： 本发明公开了一种制造带有纳米点的存储器的方法。该方法包括步骤：在一其中制有源极和漏极电极的衬底上依次淀积一第一绝缘层、一电荷储积层、一牺牲层以及一金属层；通过对金属层执行阳极氧化，在所制得的结构上形成多个孔洞，并对经这些孔洞而外露的牺牲层执行氧化；通过去除掉已被氧化的金属层，并以氧化物牺牲层作为掩模对牺牲层和电荷储积层执行蚀刻，从而将电荷储积层构图成带有纳米点；以及去除氧化后的牺牲层，在被构图后的电荷储积层上淀积一第二绝缘层和一栅极电极，并将第一绝缘层、电荷储积层、第二绝缘层以及栅极电极构图设计成预定的形状。因而，可以制出具有均匀分布的纳米级存储结的存储器。

公开(公告)号：CN101010785A

公开(公告)日：2007-08-01

申请号：CN200580021085.0

申请日：2005-05-11

申请人： 飞思卡尔半导体公司

发明人： 拉杰施·A.·劳 ,  拉马钱德兰·穆拉利德哈 ,  罗伯特·F.·斯蒂姆勒 ,  高里山卡尔·L.·钦达罗尔

IPC分类号： H01L21/302 ,  H01L21/461

CPC分类号： H01L27/11546 ,  B82Y10/00 ,  H01L21/28273 ,  H01L21/28282 ,  H01L27/105 ,  H01L27/11526 ,  H01L27/11568 ,  H01L27/11573 ,  H01L29/42332

摘要： 通过使用覆盖纳米簇(24)的中间双多晶硅氮化物控制电极叠层来形成多个存储单元器件。该叠层包括第一成型多晶硅氮化物层(126)和第二成型含多晶硅层(28)。从包含该多个存储单元的区域中去除第二成型含多晶硅层。在一种形式中，第二成型含多晶硅层还包括也将被去除的氮化物部分，由此留下第一成型多晶硅氮化物层用于存储单元器件。在另一种形式中，第二成型含多晶硅层不包含氮化物，而第一成型多晶硅氮化物层的氮化物部分也被去除。在后一种形式中，后面的氮化物层形成在剩下的多晶硅层(28)之上。保护该器件的顶部免遭氧化。在该存储单元外围的器件的栅电极也使用第二成型含多晶硅层。

公开(公告)号：CN1825594A

公开(公告)日：2006-08-30

申请号：CN200610004871.6

申请日：2006-01-10

申请人： 三星电子株式会社

发明人： 姜东勋 ,  韩祯希 ,  朴玩濬 ,  金元柱 ,  玄在雄

IPC分类号： H01L27/115 ,  H01L29/78

CPC分类号： G11C13/025 ,  B82Y10/00 ,  G11C11/56 ,  G11C2213/17 ,  H01L29/42332 ,  H01L29/66825 ,  H01L29/66833 ,  H01L29/7887 ,  H01L29/7923 ,  H01L51/0048 ,  H01L51/0554 ,  Y10S977/938 ,  Y10S977/943

摘要： 本发明涉及使用碳纳米管沟道的多位非易失性存储器件及其操作方法。该多位非易失性存储器件包括：由至少一个碳纳米管形成且在一方向上延伸的沟道；源极和漏极，其沿该沟道延伸的该方向彼此隔开布置，且接触该沟道的不同部分；形成在该沟道之下的第一存储节点；形成在该沟道上的第二存储节点；形成在该第一存储节点之下的第一栅极电极；以及形成在该第二存储节点上的第二栅极电极。

公开(公告)号：CN1581492A

公开(公告)日：2005-02-16

申请号：CN200410056605.9

申请日：2004-08-11

申请人： 因芬尼昂技术股份公司

发明人： M·古特斯彻 ,  J·威尔勒 ,  C·-U·平诺 ,  R·斯伊曼茨克

IPC分类号： H01L27/105 ,  H01L27/10 ,  H01L21/8239

CPC分类号： H01L27/11521 ,  H01L21/28273 ,  H01L27/115 ,  H01L29/42332

摘要： 储存层(6)系于每一个状况下存在于信道区域于其中相邻一源极/汲极区域(2)的一区域之上，以及系于每一个状况下被插入于该信道区域(3)之一介于中间的、中心的部分。再者，该储存层(6)系藉由闸极介电质(4)的一材质而加以形成，并且，系包含透过离子植入所导入之硅、或锗纳米结晶体或纳米点。该闸极电极(5)系藉由导电间隙壁(7)而在侧翼处加宽。

公开(公告)号：CN1551361A

公开(公告)日：2004-12-01

申请号：CN200410044756.2

申请日：2004-05-17

申请人： 夏普株式会社

发明人： 岩田浩 ,  小仓孝之 ,  柴田晃秀 ,  足立浩一郎

IPC分类号： H01L27/105 ,  H01L27/112 ,  H01L21/8239 ,  H01L21/8246 ,  H01L21/00 ,  G06K19/07

CPC分类号： H01L27/11568 ,  G11C16/0491 ,  H01L21/28282 ,  H01L21/28291 ,  H01L21/76831 ,  H01L21/76897 ,  H01L27/115 ,  H01L29/42332 ,  H01L29/6656 ,  H01L29/66833 ,  H01L29/7887 ,  H01L29/7923 ,  H01L2924/0002 ,  H01L2924/00

摘要： 本发明的半导体存储装置，包括场效应晶体管，其在半导体基片1上具有栅绝缘膜2、栅电极3、一对源极/漏极扩散区13a、13b。包括覆盖膜21，其由以覆盖栅电极3的上面及侧面的状态，在基片1上形成的具有存储电荷的功能的绝缘体构成。包括层间绝缘膜23，其在覆盖膜21上相接形成。包括接触部件25、25，其在各源极/漏极扩散区13a、13b上分别在上下方向贯通层间绝缘膜23与覆盖膜21，并与该源极/漏极扩散区13a、13b电连接。覆盖膜21及层间绝缘膜23由可选择性蚀刻的材料来构成。这样，可消除过删除及由此引起的读出不良的问题，可提高可靠性。

公开(公告)号：CN1551335A

公开(公告)日：2004-12-01

申请号：CN200410042166.6

申请日：2004-05-08

申请人： 海力士半导体有限公司

发明人： 黄成辅

IPC分类号： H01L21/8246 ,  H01L21/8247 ,  H01L21/283 ,  H01L21/336

CPC分类号： H01L21/28273 ,  H01L29/42332

摘要： 本发明揭示一种制造半导体器件的方法，该方法藉由形成一非挥发性存储器装置的一点状浮动栅极，以及藉由控制每点的三至四个电子来决定一存储器状态，而得以制造一低功率装置，并且该方法藉由限制因一隧道氧化物膜的局部缺陷部分所造成的泄漏仅在发在该部分的多点处，而得以降低对装置的影响，进而提高装置可靠性。该方法包括下列步骤：在一硅基板上要形成一预先确定底部结构处形成一隧道氧化物膜；一在该隧道氧化物膜上形成一点层；在该点层上相继形成一控制氧化物膜层及一控制栅极层；以及图案化该控制栅极层、该控制氧化物膜层、该点层及该隧道氧化物膜层成一预先确定形状，藉此形成一双栅。