-
公开(公告)号：CN102067312B
公开(公告)日：2014-04-30
申请号：CN200980122112.1
申请日：2009-04-10
Applicant: 桑迪士克3D有限责任公司
Inventor： 罗伊·E·肖伊尔莱因 , 阿尔珀·伊尔克巴哈 , 阿普里尔·D·施里克
IPC: H01L27/10 , H01L27/102 , H01L51/00 , G11C13/02
CPC classification number: H01L27/101 , B82Y10/00 , G11C13/0002 , G11C13/0009 , G11C13/025 , G11C2213/35 , G11C2213/71 , G11C2213/72 , H01L27/1021 , H01L27/285 , H01L51/0048 , Y10S977/712 , Y10S977/72 , Y10S977/721 , Y10S977/723 , Y10S977/734 , Y10S977/788 , Y10S977/789 , Y10S977/79 , Y10S977/855 , Y10S977/943
Abstract: 根据本发明的方面，提供了形成存储器单元的方法，该方法包括：在衬底上形成操纵元件；以及形成与所述操纵元件耦接的存储器元件，其中所述存储器元件包括具有不大于十个原子层的厚度的碳基材料。可以通过重复进行以下步骤形成所述存储器元件：形成碳基材料的层，该层具有大约一个单层的厚度；以及使所述碳基材料的层经历热退火。还描述了其他方面。
-
公开(公告)号：CN1890560B
公开(公告)日：2012-10-17
申请号：CN200480036102.3
申请日：2004-11-24
Applicant: 英特尔公司
Inventor： S·司贝特
IPC: G01N30/00 , G01N27/447 , B81B1/00
CPC classification number: G01N30/0005 , B01D67/0062 , G01N27/44756 , Y10S977/701 , Y10S977/72 , Y10S977/723 , Y10T137/87249 , G01N30/6095
Abstract: 本发明公开了一种基于大小和/或结构对分子进行分离的装置和方法以及制造所述装置的方法。所述分离方法通常包括使含有具有不同有效分子直径的微粒的流体流经排列在衬底表面的多条敞开的纳米级的沟道。所述方法也包括获得所述流经流体的多个分段，使得每个分段包含含有具有相似大小和形状并基本上不含有更大尺寸与形状的微粒的主要部分。所述装置包含第一与第二衬底，其中每一衬底具有有其中排列了多条敞开的纳米级沟道的表面。所述表面结合在一起，使得第一衬底的每条沟道与第二衬底的至少两条沟道流体流通并且是相对于第二衬底的沟道偏离的。干涉蚀刻和阳极接合或倒装芯片接合技术可以用于所述装置的制造。
-
公开(公告)号：CN102334206A
公开(公告)日：2012-01-25
申请号：CN201080009224.9
申请日：2010-02-25
Applicant: D-波系统公司
CPC classification number: H01L27/18 , B82Y10/00 , G06N99/002 , H01L28/24 , H01L39/025 , H01L39/223 , H01L39/2406 , H01L39/2493 , Y10S977/707 , Y10S977/723 , Y10S977/943
Abstract: 不同的技术和装置允许制造超导电路及结构，例如约瑟夫逊结，约瑟夫逊结例如可能在量子计算机内是有用的。例如，可以将一种低磁通量噪音的三层结构制造为具有插入在能够超导的两个元件或层之间的一个介电结构或层。一个超导通孔可以直接覆盖在约瑟夫逊结上。一种结构，例如约瑟夫逊结，可以承载在一个平面化的介电层上。可以采用一种鳍片将热量从该结构上排出。一个能够超导的通孔可以具有小于大约1微米的宽度。该结构可以通过例如通孔和/或带状连接器而联接到一个电阻器上。
-
公开(公告)号：CN102067312A
公开(公告)日：2011-05-18
申请号：CN200980122112.1
申请日：2009-04-10
Applicant: 桑迪士克3D有限责任公司
Inventor： 罗伊·E·肖伊尔莱因 , 阿尔珀·伊尔克巴哈 , 阿普里尔·D·施里克
IPC: H01L27/10 , H01L27/102 , H01L51/00 , G11C13/02
CPC classification number: H01L27/101 , B82Y10/00 , G11C13/0002 , G11C13/0009 , G11C13/025 , G11C2213/35 , G11C2213/71 , G11C2213/72 , H01L27/1021 , H01L27/285 , H01L51/0048 , Y10S977/712 , Y10S977/72 , Y10S977/721 , Y10S977/723 , Y10S977/734 , Y10S977/788 , Y10S977/789 , Y10S977/79 , Y10S977/855 , Y10S977/943
Abstract: 根据本发明的方面，提供了形成存储器单元的方法，该方法包括：在衬底上形成操纵元件；以及形成与所述操纵元件耦接的存储器元件，其中所述存储器元件包括具有不大于十个原子层的厚度的碳基材料。可以通过重复进行以下步骤形成所述存储器元件：形成碳基材料的层，该层具有大约一个单层的厚度；以及使所述碳基材料的层经历热退火。还描述了其他方面。
-
公开(公告)号：CN101582449A
公开(公告)日：2009-11-18
申请号：CN200810067172.5
申请日：2008-05-14
Applicant: 清华大学 , 鸿富锦精密工业(深圳)有限公司
IPC: H01L29/786 , H01L29/06
CPC classification number: H01L51/0012 , B82Y10/00 , H01L51/0048 , H01L51/0541 , H01L51/0545 , H01L51/0562 , Y10S977/723 , Y10S977/842 , Y10S977/938
Abstract: 本发明涉及一种薄膜晶体管，包括一源极、一漏极、一半导体层及一栅极，该漏极与该源极间隔设置，该半导体层与该源极和漏极电连接，该栅极通过一绝缘层与该半导体层、源极及漏极绝缘设置，其中，该半导体层包括至少两个沿相同方向重叠的碳纳米管薄膜，每一碳纳米管薄膜包括多个首尾相连且沿同一方向排列的碳纳米管，且至少部分碳纳米管沿源极至漏极方向排列。
-
Patent Agency Ranking
公开(公告)号：CN105914219A
公开(公告)日：2016-08-31
申请号：CN201610448381.9
申请日：2010-02-25
Applicant: D-波系统公司
CPC classification number: H01L27/18 , B82Y10/00 , G06N99/002 , H01L28/24 , H01L39/025 , H01L39/223 , H01L39/2406 , H01L39/2493 , Y10S977/707 , Y10S977/723 , Y10S977/943
Abstract: 本申请公开了用于制造超导集成电路的系统及方法。该集成电路，包括：一个基板；一个由该基板承载的第一金属层，其中该第一金属层包括至少一条在一个临界温度或以下超导的电流通路；一个由该金属层承载的、平面化的第一介电层；以及一个由该平面化的第一介电层承载的约瑟夫逊结，其中该约瑟夫逊结是由一个第一电极、一个第二电极、以及一个插入在该第一电极与该第二电极之间的电绝缘层组成，并且其中该第一电极以及第二电极各自由一种在一个临界温度或以下超导的材料形成。
-
公开(公告)号：CN101582449B
公开(公告)日：2011-12-14
申请号：CN200810067172.5
申请日：2008-05-14
Applicant: 清华大学 , 鸿富锦精密工业(深圳)有限公司
IPC: H01L29/786 , H01L29/06
CPC classification number: H01L51/0012 , B82Y10/00 , H01L51/0048 , H01L51/0541 , H01L51/0545 , H01L51/0562 , Y10S977/723 , Y10S977/842 , Y10S977/938
Abstract: 本发明涉及一种薄膜晶体管，包括一源极、一漏极、一半导体层及一栅极，该漏极与该源极间隔设置，该半导体层与该源极和漏极电连接，该栅极通过一绝缘层与该半导体层、源极及漏极绝缘设置，其中，该半导体层包括至少两个沿相同方向重叠的碳纳米管薄膜，每一碳纳米管薄膜包括多个首尾相连且沿同一方向排列的碳纳米管，且至少部分碳纳米管沿源极至漏极方向排列。
-
公开(公告)号：CN101582382B
公开(公告)日：2011-03-23
申请号：CN200810067163.6
申请日：2008-05-14
Applicant: 鸿富锦精密工业(深圳)有限公司
IPC: H01L21/336 , H01L21/84
CPC classification number: H01L51/0541 , B82Y10/00 , H01L21/02381 , H01L21/02527 , H01L21/02645 , H01L21/02664 , H01L29/0665 , H01L29/0673 , H01L51/0002 , H01L51/0013 , H01L51/0048 , H01L51/0545 , Y10S977/708 , Y10S977/72 , Y10S977/723 , Y10S977/742 , Y10S977/743 , Y10S977/75 , Y10S977/751 , Y10S977/779 , Y10S977/784 , Y10S977/789 , Y10S977/796
Abstract: 本发明涉及一种薄膜晶体管的制备方法，包括以下步骤：提供一碳纳米管阵列；采用一拉伸工具从碳纳米管阵列中拉取获得至少一碳纳米管薄膜；铺设上述至少一碳纳米管薄膜于一绝缘基底表面，形成一碳纳米管层；间隔形成一源极及一漏极，并使该源极及漏极与上述碳纳米管层电连接；形成一绝缘层于上述碳纳米管层表面；以及形成一栅极于上述绝缘层表面，得到一薄膜晶体管。
-
公开(公告)号：CN100557814C
公开(公告)日：2009-11-04
申请号：CN200580019435.X
申请日：2005-06-07
Applicant: NXP股份有限公司
Inventor： E·A·希岑 , E·P·A·M·巴克斯 , R·J·E·赫廷 , A·R·巴尔克宁德
IPC: H01L29/775 , H01L21/336 , H01L29/861
CPC classification number: H01L29/775 , B82Y10/00 , H01L21/0237 , H01L21/02458 , H01L21/02532 , H01L21/0254 , H01L21/02603 , H01L21/02639 , H01L21/02653 , H01L29/0665 , H01L29/0673 , H01L29/0676 , H01L29/267 , H01L29/66666 , H01L29/78642 , H01L29/78681 , H01L29/78696 , H01L29/861 , H01L29/872 , H01L51/0048 , H01L51/0052 , H01L51/0512 , H01L2924/0002 , Y10S977/70 , Y10S977/701 , Y10S977/707 , Y10S977/72 , Y10S977/721 , Y10S977/722 , Y10S977/723 , Y10S977/742 , Y10S977/762 , Y10S977/938 , H01L2924/00
Abstract: 使用纳米线(16)来制造半导体器件。导电栅极(22)可以用来控制沿着纳米线(16)的导电性，在该情况下接触之一是漏极(12)，以及另一个是源极(18)。纳米线(16)可以生长在衬底(2)中的沟槽或通孔(8)中或特别地在衬底(2)的外延层(3)中。栅极(22)可以只提供在纳米线(16)的一端。纳米线(16)沿着其长度可以是相同的材料；可替换地，可以使用不同的材料，特别是邻近栅极(22)和在栅极(22)和沟槽的基底之间的不同的材料。
-
公开(公告)号：CN1330412A
公开(公告)日：2002-01-09
申请号：CN01122021.X
申请日：2001-06-22
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L21/336
CPC classification number: G11C13/025 , B82Y10/00 , G11C2213/17 , H01L29/66439 , H01L29/775 , H01L51/0048 , H01L51/0508 , H01L51/057 , Y10S977/708 , Y10S977/723 , Y10S977/742 , Y10S977/843 , Y10S977/938
Abstract: 提供使用碳纳米管能够实现高密度集成,即万亿比特规模集成的竖直纳米尺寸晶体管,及其制造方法。在使用碳纳米管的竖直纳米尺寸晶体管中,具有几个纳米直径的孔形成在诸如间隔几个纳米的矾土的绝缘层中,以通过CVD,电泳或机械压缩,在纳米尺寸的孔中竖直排列碳纳米管,以用作沟道。而且,使用普通半导体制造方法,在碳纳米管附近形成栅,然后源和漏形成在每个碳纳米管的上下部分,从而制做出具有电子开关特征的竖直纳米尺寸晶体管。
-
-
-
-
-
-
-
-
-
Search Results
29
records
(took 0.012 seconds)
