-
公开(公告)号:CN106664082B
公开(公告)日:2019-11-15
申请号:CN201580035608.0
申请日:2015-02-24
申请人: 夏普株式会社
IPC分类号: H03K17/16 , H02M3/155 , H03K17/10 , H03K17/695
摘要: 将高耐压的常导通型晶体管(T1)与低耐压的常截止型晶体管(T2)串联连接,并设置与晶体管(T2)反向并联的二极管(D1、D2)。将晶体管(T1)的栅极端子连接到晶体管(T2)的源极端子,并设置对晶体管(T2)的栅极端子输出控制信号的栅极驱动电路(11)。使二极管(D2)的正向电压低于二极管(D1)的正向电压,使经由二极管(D2)将节点(N2)、(N3)相连的路径的电感成分大于经由二极管(D1)将节点(N2)、(N3)相连的路径的电感成分。由此,提供包括串联连接的晶体管且削减了变为截止时的瞬态电流的开关电路。
-
公开(公告)号:CN102074631B
公开(公告)日:2015-12-16
申请号:CN201010516174.5
申请日:2010-10-19
申请人: 夏普株式会社
摘要: 本发明涉及棒状结构发光元件、棒状结构发光元件的制造方法、背光灯、照明装置及显示装置。为了容易连接电极,实现高发光效率,棒状结构发光元件具备:棒状的第1导电型的半导体核心;以及以覆盖上述半导体核心的方式形成的第2导电型的半导体层。上述半导体核心的一部分的外周面露出。
-
公开(公告)号:CN102042540B
公开(公告)日:2013-12-25
申请号:CN201010511004.8
申请日:2010-10-15
申请人: 夏普株式会社
IPC分类号: F21S8/00 , F21V19/00 , F21V23/06 , F21Y101/02
CPC分类号: H05B33/0806 , H05B33/0803 , H05B33/0821
摘要: 本发明提供一种发光装置及其制造方法。根据该发光装置,在棒状发光元件(505)的N型第二区域(507)的两侧配置有P型第一区域(506)和P型第三区域(508)。因而,即使棒状发光元件(505)的第一、第三区域(506、508)相对于第一、第三电极(501、503)的连接互换,相对于第一、第三电极(501、503)的二极管极性也不互换,所以可正常发光。因此,在制造工序中,第一、第三区域(506、508)相对于第一、第三电极(501、503)的连接也可以相反,不需要用于识别棒状发光元件(505)的方向性的标记或形状,能够简化制造工序,进而能够抑制制造成本。
-
公开(公告)号:CN103036466A
公开(公告)日:2013-04-10
申请号:CN201210368233.8
申请日:2012-09-28
申请人: 夏普株式会社
IPC分类号: H02M7/5387 , H02M1/44 , B60L11/18
CPC分类号: H02M1/088 , H02M3/1582 , H02M3/1588 , H02M7/5387 , H02M2001/0051 , Y02B70/1466 , Y02T10/7258
摘要: 本发明提供一种切换式电源装置,该切换式电源装置配备有:高耐受电压第一晶体管,其第一电极连接到第一节点;低耐受电压第二晶体管,其第一电极连接到所述第一晶体管的第二电极,以及其第二电极连接到第二节点;以及驱动电路。所述第一和第二晶体管中的每一个具有在正向方向上连接在所述第二和第一电极之间的寄生二极管。在电流要从所述第一节点流动到所述第二节点的情况中,所述驱动电路接通所述第一和第二晶体管,并且在电流要从所述第二节点流动到所述第一节点的情况中,所述驱动电路接通所述第一晶体管而关断所述第二晶体管。
-
公开(公告)号:CN100483743C
公开(公告)日:2009-04-29
申请号:CN02823154.6
申请日:2002-11-18
申请人: 夏普株式会社
IPC分类号: H01L29/788 , H01L29/792 , H01L27/115 , H01L21/8247
CPC分类号: H01L29/66833 , B82Y10/00 , G11C16/0466 , H01L21/84 , H01L27/105 , H01L27/115 , H01L27/11568 , H01L27/118 , H01L27/1203 , H01L29/792 , H01L2924/0002 , H01L2924/00
摘要: 一种半导体存储器件,它具有形成在半导体层中的第一导电类型区、形成在半导体层中且与第一导电类型区相接触的第二导电类型区、排列在半导体层上横跨第一和第二导电类型区的边界的存储功能元件、以及提供在第一导电类型区上且经由绝缘膜而与存储功能元件相接触的电极,以及一种包含此半导体存储器件的电子装置。借助于构成基本上一种器件的可选择的存储单元,本发明完全适应按比例缩小和高密度集成。
-
公开(公告)号:CN1303691C
公开(公告)日:2007-03-07
申请号:CN200410043186.5
申请日:2004-05-13
申请人: 夏普株式会社
CPC分类号: H01L27/11568 , H01L21/28273 , H01L21/28282 , H01L21/28291 , H01L27/105 , H01L27/115 , H01L27/11502 , H01L27/11521 , H01L27/11534 , H01L27/1159 , H01L27/1463 , H01L29/7923
摘要: 半导体开关元件(31)和半导体存储元件(32)分别具有栅电极(3)、一对源区/漏区(13)和沟道形成区(19)。在半导体存储元件(32)的栅电极(3)的相对侧上提供具有电荷存储功能的存储功能体(25)。在半导体存储元件(32)中,当施加电压到栅电极(3)时,从源区/漏区(13)之一流到源区/漏区(13)中另一个的电流量随着保持在存储功能体(25)中的电荷量变化。
-
公开(公告)号:CN1639874A
公开(公告)日:2005-07-13
申请号:CN03805147.8
申请日:2003-03-03
申请人: 夏普株式会社
IPC分类号: H01L29/792
CPC分类号: H01L29/7923
摘要: 本发明的课题在于:提供能够用一个晶体管实现2位的存储保持,并能实现微细化的半导体存储器件。在栅电极13的侧壁的两侧形成与栅绝缘膜12独立的2个电荷保持部61、62。据此,使电荷保持部61、62担当的存储器功能和栅绝缘膜12担当的晶体管工作功能分离。由于在栅电极13的两侧形成的2个电荷保持部61、62通过栅电极13分离,能有效地抑制改写时的干扰。因此,能够提供用一个晶体管实现2位的存储保持,并能实现微细化的半导体存储器件。
-
公开(公告)号:CN1551362A
公开(公告)日:2004-12-01
申请号:CN200410043220.9
申请日:2004-05-14
申请人: 夏普株式会社
IPC分类号: H01L27/115 , H01L27/105 , H01L27/11 , H01L27/108
CPC分类号: H01L27/11568 , H01L27/115 , H01L27/1203 , H01L29/42332 , H01L29/66833 , H01L29/7887 , H01L29/7923 , H01L2224/32145 , H01L2224/32225 , H01L2224/45144 , H01L2224/48091 , H01L2224/48227 , H01L2224/73265 , H01L2924/13091 , H01L2924/15311 , H01L2924/00014 , H01L2924/00
摘要: 一种半导体存储装置包括非易失性存储器部分和易失性存储器部分,其中非易失性存储器部分包括非易失性存储元件,该非易失性存储元件具有:通过栅绝缘膜在半导体层上形成的栅电极,在栅电极下放置的沟道区,在沟道区的两侧上形成并具有与沟道区相反的传导类型的扩散区,以及在栅电极的两侧上形成并具有用于保持电荷的功能的存储功能单元。
-
公开(公告)号:CN1551360A
公开(公告)日:2004-12-01
申请号:CN200410044742.0
申请日:2004-05-17
申请人: 夏普株式会社
IPC分类号: H01L27/105 , H01L27/115 , H01L27/112
CPC分类号: H01L29/66833 , H01L21/28282 , H01L29/6684
摘要: 一种半导体存储器件,它包含:经由栅绝缘膜形成在半导体层上的栅电极;排列在栅电极下方的沟道区;排列在沟道区二侧上且导电类型与沟道区相反的扩散区;以及形成在栅电极二侧上且具有保持电荷的功能的存储功能单元,其中,各个扩散区具有:排列成偏移于栅电极的高浓度杂质区;以及排列成与高浓度杂质区相接触以便与栅电极重叠的低浓度杂质区,且当电压被施加到栅电极时,从一个扩散区流到另一个扩散区的电流量,根据保持在存储功能单元中的电荷量而被改变。
-
公开(公告)号:CN1551229A
公开(公告)日:2004-12-01
申请号:CN200410038651.6
申请日:2004-05-08
申请人: 夏普株式会社
IPC分类号: G11C11/34
CPC分类号: H01L21/28282 , G11C16/0475 , G11C16/0491 , H01L29/42332 , H01L29/7887 , H01L29/7923
摘要: 一种用于驱动包含存储阵列的半导体存储器件的方法,此存储阵列具有多个排列成行和列的存储单元。各个存储单元包括经由栅绝缘膜形成在半导体层上的栅电极、排列在栅电极下方的沟道区、排列在沟道区二侧上且导电类型与沟道区相反的作为扩散区的源和漏、以及形成在栅电极二侧上且具有保持电荷的功能的存储功能单元。此方法包含下列步骤:选择一个连接到待要选择的存储单元的栅电极的行线;将连接到待要选择的存储单元的源的第一列线接地;以及将第一电位施加到第二列线,同时将第二电位施加到第三列线。
-
-
-
-
-
-
-
-
-