公开(公告)号：CN1447189A

公开(公告)日：2003-10-08

申请号：CN03121360.X

申请日：2003-03-26

Applicant: 株式会社东芝

Inventor： 酢谷拓路 ,  出羽恭子 ,  藤泽忠仁 ,  井上壮一

IPC: G03F1/16 ,  G03F7/20 ,  H01L21/027

CPC classification number: G03F7/70641 ,  G03F1/44

Abstract: 本发明的目的在于以高灵敏度，高精度，监视曝光光源相对焦点位置的偏离，或曝光量变化。在光掩模上，具有器件图案，该器件图案具有开口部与掩模部；聚焦监视图案，或曝光量监视图案，该聚焦监视图案或曝光量监视图案具有开口部和掩模部，具有与器件图案中的至少一部分区域相同的平面图案形状。聚焦监视图案的开口部与掩模部的透射曝光光的相位差，与上述器件图案的开口部与掩模部的透射曝光光的相位差不同。另外，曝光量监视图案的开口部与器件图案的开口部的曝光光透射率不同。

公开(公告)号：CN1384530A

公开(公告)日：2002-12-11

申请号：CN02118390.2

申请日：2002-04-26

Applicant: 株式会社东芝

Inventor： 小谷敏也 ,  田中聪 ,  井上壮一

IPC: H01L21/00 ,  H01L21/027 ,  G03F7/00

CPC classification number: G03F1/36 ,  G03F7/70433 ,  G03F7/70441

Abstract: 该图案形成方法,通过第1处理,将多个存储单元的单元图案分别分离成位于从单元的最边缘部分只有规定的大小的内侧的第1图案群和除此以外的第2图案群。通过第2处理,为所述第2图案群对所给予的尺寸和尺寸精度能确保充分的处理余量,将决定其掩膜尺寸。通过第3处理,在所述的条件下,为使所述第1图案群加工成所希望的尺寸,将按照周边图案环境使其掩膜尺寸最佳化。通过第4处理,按照所述第2图案群的掩膜尺寸和所述第1图案群的掩膜尺寸形成所述存储单元的掩膜图案,通过第5处理,使用所述掩膜图案、在半导体晶片上形成所述单元图案。

公开(公告)号：CN1383188A

公开(公告)日：2002-12-04

申请号：CN02121806.4

申请日：2002-04-23

Applicant: 株式会社东芝

Inventor： 桥本耕治 ,  井上壮一 ,  田中聪 ,  臼井聪

IPC: H01L21/00 ,  H01L21/027 ,  G03F1/00

CPC classification number: G03F1/36

Abstract: 一种曝光掩模的图案修正方法,包括:准备包含使用曝光掩模在衬底上形成图案的多个单元工序的单元工序组;在所述多个单元工序中的至少一个单元工序中产生变更的情况下,使用第一和第二邻近效应数据来设定在所述曝光掩模中实施邻近效应修正用的修正规则或修正模块;以及使用所述修正规则或所述修正模块,在所述曝光掩模中实施邻近效应修正。还涉及使用上述修正方法的半导体器件的制造方法。

公开(公告)号：CN1380584A

公开(公告)日：2002-11-20

申请号：CN02106195.5

申请日：2002-04-09

Applicant: 株式会社东芝 ,  大日本印刷株式会社

Inventor： 姜帅现 ,  井上壮一

IPC: G03F7/20 ,  G03F1/16 ,  G03F7/16

CPC classification number: G03F7/70466 ,  G03F1/00 ,  G03F1/50

Abstract: 一种母掩模的制造方法,用于在被曝光体(2)上对具有能一次曝光的区域以上大小的图形进行曝光。将具有能一次曝光的区域以上大小的图形分割成重复性低的区域(4)、以及重复性高的区域(A)。其次,将上述重复性低的区域(4)的图形描绘在至少一个第一母掩模(1－5、1－6)上。将上述重复性高的区域(A)的图形描绘在至少一个第二母掩模(1－1～1－4)上。

公开(公告)号：CN1329357A

公开(公告)日：2002-01-02

申请号：CN01120876.7

申请日：2001-06-08

Applicant: 株式会社东芝

Inventor： 佐藤隆 ,  井上壮一

IPC: H01L21/027 ,  H01L21/30 ,  H01L21/31 ,  G03F7/20

CPC classification number: G03F7/70633 ,  G03F9/7076 ,  H01L2223/54453

Abstract: 在用第1、第2光掩模21、22,与器件图形一起,在晶片1上边依次形成对准标记41和第1、第2套刻偏差检查用标记42、43的情况下,这些标记都形成为具有器件图形的一部分或相同的尺寸、形状,因此,不论是对准标记41还是套刻偏差检查用标记42、43,都与器件图形同程度地具有起因于在器件图形复制时使用的曝光光学系统的象差的影响的位置偏差误差和起因于其后加工的位置偏差误差,其结果是可以正确地把握位置偏差量,可以实现高精度的对准和位置修正。

公开(公告)号：CN100468193C

公开(公告)日：2009-03-11

申请号：CN02121806.4

申请日：2002-04-23

Applicant: 株式会社东芝

Inventor： 桥本耕治 ,  井上壮一 ,  田中聪 ,  臼井聪

IPC: G03F1/08 ,  H01L21/027 ,  G06F17/50

CPC classification number: G03F1/36

Abstract: 提供一种曝光掩模的图案修正方法和半导体器件的制造方法。该曝光掩模的图案修正方法包括：准备包含使用曝光掩模在衬底上形成图案的多个单元工序的单元工序组；在所述多个单元工序中的至少一个单元工序中产生变更的情况下，使用第一和第二邻近效应数据来设定在所述曝光掩模中实施邻近效应修正用的修正规则或修正模块；以及使用所述修正规则或所述修正模块，在所述曝光掩模中实施邻近效应修正。还涉及使用上述修正方法的半导体器件的制造方法。

公开(公告)号：CN100397404C

公开(公告)日：2008-06-25

申请号：CN02121807.2

申请日：2002-04-26

Applicant: 株式会社东芝

Inventor： 佐藤和也 ,  井上壮一 ,  田中聪

IPC: G06F19/00 ,  G03F7/20 ,  H01L21/027 ,  G01J1/00

CPC classification number: G03F7/70125 ,  G01J1/26 ,  G03F7/70133

Abstract: 一种曝光装置的照度不匀度的测定方法，向光掩膜照射从照明光学系统射出的照明光，对于通过投影光学系统而在感光衬底上的有限区域内投影并曝光通过该光掩膜的光的曝光装置，进行所述投影光学系统引起的、在所述感光衬底上的有限区域内的照度不匀度的测定，其特征在于，包括：按在所述感光衬底上的有限区域内的多个成像点的每一个，计算从所述光掩膜的一点射出并到达成像点的光线的、在所述投影光学系统的透射率的平均值，根据按所述成像点求出的透射率的平均值，算出所述感光衬底上的有限区域内的照度不匀度。

公开(公告)号：CN1319120C

公开(公告)日：2007-05-30

申请号：CN200410101310.9

申请日：2004-12-16

Applicant: 株式会社东芝

Inventor： 姜帅现 ,  小谷敏也 ,  井上壮一

IPC: H01L21/00 ,  H01L21/82 ,  G06F17/50

CPC classification number: G03F1/36 ,  G03F7/70441

Abstract: 本发明提供一种半导体器件用图形的制作方法，它包括：从图形布局中提取部分区域的步骤；对此部分区域中所含图形给予扰动的生成扰动图形的步骤；校正上述扰动图形的步骤；根据上述校正后的扰动图形预测晶片上形成的第一图形的步骤；求出上述扰动图形与上述第一图形的第一差异的步骤；和存储有关包含上述第一差异相关信息的上述扰动图形的信息的步骤。

公开(公告)号：CN1261823C

公开(公告)日：2006-06-28

申请号：CN02149225.5

申请日：2002-11-06

Applicant: 株式会社东芝

Inventor： 佐藤隆 ,  三本木省次 ,  池田隆洋 ,  井上壮一

IPC: G03F7/20

CPC classification number: G03F7/70516

Abstract: 提供一种能够以低成本、快速、高精度、并且容易地调查曝光装置的光学系统的状态的曝光装置的检查方法。在掩膜1上，形成由线宽度WT是0.15的线形状的第1掩膜图案4a、与该图案4a平行的线宽度WF是1.0μm的线形状的第2掩膜图案组成的掩膜图案4。在曝光装置5的二次光源面一侧上配置照明孔径12，照明光源6从光轴16开始以实际上偏移0.3σ的偏轴状态照明掩膜1，在把各图案4a、4b的像曝光投影在半导体基片13上的光致抗蚀剂17上进行复制后，显影形成第1以及第2抗蚀剂图案14a、14b。测定各抗蚀剂图案14a、14b的相对距离D1W，求出和各掩膜图案4a、4b的相对距离D1M的差，求出半导体基片13的散焦量d。

公开(公告)号：CN1252543C

公开(公告)日：2006-04-19

申请号：CN03121354.5

申请日：2003-03-26

Applicant: 株式会社东芝

Inventor： 浅野昌史 ,  小峰信洋 ,  井上壮一

IPC: G03F9/00 ,  G03F7/20 ,  G03F7/26 ,  H01L21/027

CPC classification number: G03F7/70625 ,  G03F7/70633

Abstract: 提供一种监测方法，可以高精度地测定微细图形加工尺寸。该监测方法包括以下步骤：在衬底膜(2)上形成至少一边有对衬底膜(2)的表面倾斜的倾斜侧壁(20)的监测抗蚀剂图形(13)，测定与倾斜侧壁(20)和衬底膜相交方向垂直的方向上的监测抗蚀剂图形(13)的宽度；以监测抗蚀剂图形(13)作为掩模，选择性腐蚀衬底膜(2)来形成监测衬底膜图形(12)，测定与倾斜侧壁(20)和衬底膜相交方向垂直的方向上的所述监测衬底膜图形(12)的宽度；以及根据监测抗蚀剂图形(13)的宽度和监测衬底膜图形(12)的宽度之差，获得偏移宽度Δs。