-
公开(公告)号：CN116417499A
公开(公告)日：2023-07-11
申请号：CN202111674077.3
申请日：2021-12-31
Applicant: 无锡华润上华科技有限公司
IPC: H01L29/06 , H01L29/78 , H01L21/336
Abstract: 本发明涉及一种半导体器件及其制备方法，通过在半导体器件的第一阱区之间插入第二阱区以提高器件的击穿电压，同时设置第二阱区上表面在器件导电沟道宽度方向上的尺寸小于其下表面在器件导电沟道宽度方向上的尺寸，以增大邻接的第一阱区上表面在器件导电沟道宽度方向上的尺寸，即增大器件导通时电流在漂移区上表面流经时的路径宽度，减小器件的导通电阻。最终实现在提升器件的击穿电压的同时有效减小器件的导通电阻。
-
公开(公告)号：CN112635541B
公开(公告)日：2022-08-12
申请号：CN201910948286.9
申请日：2019-10-08
Applicant: 无锡华润上华科技有限公司
IPC: H01L29/06 , H01L29/40 , H01L21/336 , H01L29/78
Abstract: 本发明涉及一种LDMOS器件及其制备方法，通过在半导体衬底和层间介质层之间设置阻挡层阻，可以在刻蚀层间介质层形成场板孔时使得场板孔刻蚀停止于阻挡层阻上。通过在阻挡层与漂移区之间设置第一氧化层，可以使得阻挡层表面形成台阶。由于阻挡层具有至少一层刻蚀停止层，且阻挡层表面形成有台阶，因此形成的至少两级孔场板呈阶梯状分布，且从栅极结构到漏区方向，第1级孔场板至第n级孔场板的下端逐渐远离所述漂移区，进而可以使得漂移区的前端和后段电场分布更均匀，提高LDMOS器件的击穿电压。另外，由于本申请中取消了漏区附近的浅沟槽隔离结构，因此可降低导通电阻。
-
公开(公告)号：CN113130649A
公开(公告)日：2021-07-16
申请号：CN201911418179.1
申请日：2019-12-31
Applicant: 无锡华润上华科技有限公司
IPC: H01L29/78 , H01L29/06 , H01L29/40 , H01L21/336
Abstract: 本发明涉及一种LDMOS器件，一种LDMOS器件，包括：基底；漂移区，位于基底内；若干个间隔排布的沟槽，位于漂移区内；若干个金属场板，分别位于各沟槽内；隔离介质层，至少位于金属场板与沟槽内壁之间。间隔排布的沟槽使得金属场板能够有效的深入漂移区内部，从而形成多维度的耗尽效果，同时，由于间隔排布的沟槽之间的漂移区保留了漂移区表面的载流子通道，LDMOS器件的载流子基本是沿着漂移区的表面流动，相较于载流子沿着沟槽的侧壁和沟槽的底壁绕过沟槽，载流子的运动途径更短，能够有效的降低LDMOS器件的导通电阻。
-
公开(公告)号：CN119997573A
公开(公告)日：2025-05-13
申请号：CN202311503126.6
申请日：2023-11-10
Applicant: 无锡华润上华科技有限公司
Abstract: 本发明涉及一种隔离结构、半导体器件及隔离结构的制造方法，所述隔离结构包括：埋藏区，位于衬底中；超结主体，包括至少一层第二导电类型区和至少一层第一导电类型区，所述第二导电类型区和第一导电类型区在所述埋藏区上沿竖向交替排列，且所述超结主体最靠近所述埋藏区的结构为一第二导电类型区；第一阱区，位于所述埋藏区上，所述第一阱区将所述超结主体包围；第二导电类型层，位于所述超结主体上，所述第二导电类型层中被所述第一阱区包围的区域用于形成器件主体；第二阱区，位于所述衬底上、所述第一阱区的外侧。本发明通过在埋藏区和第二导电类型层之间，形成第二导电类型区和第一导电类型区交替排列的超结结构，能够获得更高的隔离耐压。
-
公开(公告)号：CN119730390A
公开(公告)日：2025-03-28
申请号：CN202311238491.9
申请日：2023-09-25
Applicant: 无锡华润上华科技有限公司
IPC: H10D89/60
Abstract: 本发明涉及一种ESD保护器件及其制造方法，所述ESD保护器件包括：N阱；P阱；第一P型区，位于所述N阱中；第二P型区，位于所述N阱中；第三P型区，位于所述P阱中；第一N型区，位于所述P阱中；其中，所述第二P型区短路连接所述第三P型区；所述第一P型区和N阱用于连接阳极，所述第一N型区和P阱用于连接阴极。本发明在N阱中设置第二P型区，在P阱中设置第三P型区，并将第二P型区与第三P型区短接，相当于并联了一个PNP三极管。这样在ESD脉冲来临时，该PNP三极管能够作为新增的电流释放通路，从而提高静电防护器件的维持电压，改善闩锁效应。
-
Patent Agency Ranking
公开(公告)号：CN118738081A
公开(公告)日：2024-10-01
申请号：CN202310316163.X
申请日：2023-03-28
Applicant: 无锡华润上华科技有限公司
IPC: H01L29/06 , H01L21/762
Abstract: 本发明涉及一种具有隔离结构的半导体器件，及隔离结构的制造方法，所述半导体器件包括：衬底，具有第二导电类型；结隔离结构，包括第一埋藏区和与所述第一埋藏区直接接触的第二埋藏区，所述第一埋藏区位于所述衬底上且具有第一导电类型，所述第二埋藏区位于所述第一埋藏区上且具有第一导电类型，所述第二埋藏区的掺杂浓度小于所述第一埋藏区的掺杂浓度；第二导电类型区，位于所述第二埋藏区上；器件主体区，位于所述第二导电类型区中；其中，所述结隔离结构用于实现所述衬底与所述第二导电类型区之间的绝缘隔离。本发明在第一埋藏区和第二埋藏区的界面形成空穴阻挡层，能够阻止空穴穿过空穴阻挡层渡越到衬底形成衬底漏电，改善器件的闩锁效应。
-
公开(公告)号：CN115566062B
公开(公告)日：2023-11-10
申请号：CN202110745665.5
申请日：2021-07-01
Applicant: 无锡华润上华科技有限公司
IPC: H01L29/78 , H01L29/423 , H01L29/06 , H01L21/336
Abstract: 本发明提供一种对称场效应晶体管及其制作方法，包括步骤：于衬底上形成栅极结构以及位于栅极结构两侧的两个第一导电类型极区；通过光刻工艺及刻蚀工艺于栅极结构的中部形成沟槽；通过沟槽对进行第二导电类型离子注入，并使第二导电类型离子横向扩散至栅极结构的下方形成第二导电类型沟道阱区，沟道阱区与极区具有间距；通过沟槽对衬底进行第一导电类型离子注入，以在沟槽下方的衬底中形成第一导电类型连接掺杂区。本发明工艺稳定，沟道阱区的位置和尺寸可以精确控制，所制作的沟道阱区的尺寸可以更小从而使器件的导通电阻更低。本发明在栅极结构形成沟槽的区域形成连接掺杂区，可以进一步降低电流流经路径上的电阻。
-
公开(公告)号：CN112635540B
公开(公告)日：2022-09-09
申请号：CN201910948225.2
申请日：2019-10-08
Applicant: 无锡华润上华科技有限公司
IPC: H01L29/06 , H01L29/40 , H01L21/336 , H01L29/78
Abstract: 本发明涉及一种LDMOS器件及其制备方法中，阻挡层包括n层刻蚀停止层，相邻两层刻蚀停止层之间设置绝缘层，由于层间介质层、绝缘层的材料相同均为氧化物，且不同于刻蚀停止层的材料，因此刻蚀氧化物时可以分别停止于n层刻蚀停止层上，以在n层刻蚀停止层上分别形成n级场板孔。靠近栅极结构的第1级场板孔下端与漂移区的距离最小，靠近漏区的第n级场板孔与漂移区的距离最大，进而可以使得漂移区的前端和后端电场分布更均匀，可有效改善漂移区的电场分布，使得漂移区的前端和后端电场分布均匀，获得更高的击穿电压。
-
公开(公告)号：CN112635541A
公开(公告)日：2021-04-09
申请号：CN201910948286.9
申请日：2019-10-08
Applicant: 无锡华润上华科技有限公司
IPC: H01L29/06 , H01L29/40 , H01L21/336 , H01L29/78
Abstract: 本发明涉及一种LDMOS器件及其制备方法，通过在半导体衬底和层间介质层之间设置阻挡层阻，可以在刻蚀层间介质层形成场板孔时使得场板孔刻蚀停止于阻挡层阻上。通过在阻挡层与漂移区之间设置第一氧化层，可以使得阻挡层表面形成台阶。由于阻挡层具有至少一层刻蚀停止层，且阻挡层表面形成有台阶，因此形成的至少两级孔场板呈阶梯状分布，且从栅极结构到漏区方向，第1级孔场板至第n级孔场板的下端逐渐远离所述漂移区，进而可以使得漂移区的前端和后段电场分布更均匀，提高LDMOS器件的击穿电压。另外，由于本申请中取消了漏区附近的浅沟槽隔离结构，因此可降低导通电阻。
-
公开(公告)号：CN112582459A
公开(公告)日：2021-03-30
申请号：CN201910925316.4
申请日：2019-09-27
Applicant: 无锡华润上华科技有限公司
IPC: H01L29/06 , H01L21/336 , H01L29/78
Abstract: 本发明提供了一种横向双扩散金属氧化物半导体器件及其制作方法。横向双扩散金属氧化物半导体器件包括：半导体衬底；漂移区，形成于所述半导体衬底中；栅极结构，形成于所述漂移区上；源区和漏区，位于栅极结构两端的所述半导体衬底中；自对准硅化物阻挡层，所述自对准硅化物阻挡层中形成有开口，所述开口至少露出部分漏区；源区接触，位于源区上方且与源区电连接；漏区接触，所述漏区接触的底端部分内嵌于所述开口中并且与所述开口的侧壁直接接触，所述漏区接触与所述漏区电连接；金属硅化物层，形成于所述源区和所述源区接触之间以及所述漏区和所述漏区接触之间。通过本发明所述设置可以降低导通电阻。
-
-
-
-
-
-
-
-
-
Search Results
43
records
(took 0.026 seconds)
