具多厚度绝缘层上半导体的结构及其形成方法

    公开(公告)号:CN100346472C

    公开(公告)日:2007-10-31

    申请号:CN200410008061.9

    申请日:2004-03-09

    CPC classification number: H01L21/7624 H01L21/84 H01L27/1203

    Abstract: 本发明提供一种具多厚度的绝缘层上半导体的结构及其形成方法,提供一晶圆,此晶圆具有重叠位于基材上的埋入绝缘层上的一半导体膜(具有至少两区域)。覆盖半导体膜至少两区域中的一者,以提供具有一第一厚度的至少一半导体膜覆盖部分,保留暴露半导体膜至少两区域中的至少一者,以提供具有第一厚度的至少一半导体膜暴露部分。蚀刻上述至少一暴露半导体膜部分的至少一部分,以提供至少一部分蚀刻、暴露半导体膜部分,接着进行部分氧化,以提供至少一部分氧化、部分蚀刻、暴露半导体膜部分。去除此蚀刻、暴露半导体膜的氧化部分,保留具有小于第一厚度的第二厚度的半导体膜的一部分。

    整合型晶体管及其制造方法

    公开(公告)号:CN100345301C

    公开(公告)日:2007-10-24

    申请号:CN200310113625.0

    申请日:2003-11-13

    CPC classification number: H01L29/7854 H01L29/66795

    Abstract: 本发明是一种整合型晶体管及其制造方法,主要提出制作一完全空乏晶体管的方法,并且将完全空乏晶体管、部分空乏晶体管与多重栅极晶体管整合于单一芯片上。可透过调整栅极层的长度,以决定平面晶体管是完全空乏或是部分空乏。完全空乏晶体管的栅极层长度较部分空乏晶体管的栅极层长度为长。或是透过调整晶体管主动区的宽度,以决定晶体管是完全空乏或是部分空乏。完全空乏晶体管的主动区宽度较部分空乏晶体管的主动区宽度为窄。不断地减少主动区的宽度,可以形成一多重栅极晶体管,当上述多重栅极晶体管的主动区宽度减少至小于空乏区宽度的两倍时,上述多重栅极晶体管便是完全空乏。

Patent Agency Ranking