半导体器件及其制造方法
    22.
    发明公开

    公开(公告)号:CN1399325A

    公开(公告)日:2003-02-26

    申请号:CN02126473.2

    申请日:2002-07-18

    Abstract: 公开了一种能够准确识别对准标记的位置和最佳形成掩埋布线的半导体器件的制造方法。该方法包括:在半导体器件(11)上淀积绝缘膜(12),然后刻蚀绝缘膜以便在绝缘膜中形成掩埋布线孔(13)和对准标记凹槽(14)。接着,在包括掩埋布线孔和对准标记凹槽的绝缘膜表面上淀积导电膜(15)。该导电膜被淀积成以使导电膜的厚度(T15)小于对准标记凹槽的深度(T12)并小于对准标记凹槽的最小开口宽度(Wa)的一半。

    半导体模块、半导体模块的制造方法和便携设备

    公开(公告)号:CN101231963A

    公开(公告)日:2008-07-30

    申请号:CN200710307782.3

    申请日:2007-09-29

    Inventor: 冈山芳央

    Abstract: 本发明提供一种半导体模块、半导体模块的制造方法和便携设备。在将突起结构埋入绝缘层中以将金属板、绝缘层和电路元件层积的半导体模块中,使突起结构和电路元件的电极的连接可靠性提高。准备在表面具有电极和保护膜的半导体基板形成为矩阵状的半导体晶片。接下来,在半导体晶片(半导体基板)的表面,在半导体基板、和一体地形成突起部并且在其附近具有沟槽部的铜板之间夹持绝缘层。在进行这样的夹持之后,通过用加压装置进行加压成形将半导体基板、绝缘层和铜板一体化。由此突起部贯通绝缘层,突起部和电极被电连接。与此同时,被突起部挤出的多余的绝缘层流到沟槽部内。

Patent Agency Ranking