公开(公告)号：CN117594596A

公开(公告)日：2024-02-23

申请号：CN202311047484.0

申请日：2023-08-18

Applicant: 三星电子株式会社

Inventor： 尹承灿 ,  洪元赫 ,  金恩松 ,  白在职 ,  徐康一

IPC: H01L27/085 ,  H01L27/088 ,  H01L21/82 ,  H01L21/8234 ,  H01L21/84

Abstract: 提供了集成电路器件及其形成方法。该集成电路器件可以包括：晶体管，该晶体管包括沟道区和接触沟道区的源极/漏极区；电源轨，该电源轨被配置为电连接到电源并且在第一方向上与源极/漏极区间隔开；以及电源接触，该电源接触在源极/漏极区和电源轨之间并且接触源极/漏极区和电源轨两者。沟道区可以在第一方向上与电源接触重叠。

公开(公告)号：CN116960126A

公开(公告)日：2023-10-27

申请号：CN202310467107.6

申请日：2023-04-26

Applicant: 三星电子株式会社

Inventor： 金恩成 ,  白在职 ,  洪元赫 ,  郑明勋 ,  李钟振 ,  徐康一

IPC: H01L27/088 ,  H01L21/8234 ,  B82Y10/00

Abstract: 提供了一种半导体器件，包括：至少一个晶体管、正面结构和背面结构，正面结构相对于晶体管与背面结构相对设置；以及前通路，形成在晶体管的一侧并将正面结构连接到背面结构，其中前通路形成在由彼此垂直连接的下通路孔和上通路孔形成的通路孔中，以及其中通路孔在其侧表面具有弯曲结构，在该弯曲结构处，下通路孔连接到上通路孔。

公开(公告)号：CN113113488A

公开(公告)日：2021-07-13

申请号：CN202011186698.2

申请日：2020-11-02

Applicant: 三星电子株式会社

Inventor： 宋炫昇 ,  金太烈 ,  白在职

IPC: H01L29/78 ,  H01L29/06 ,  H01L23/48 ,  H01L21/336

Abstract: 公开了一种半导体器件。该半导体器件包括：栅电极，在衬底上并在第一方向上延伸；源极/漏极图案，在第二方向上彼此间隔开，其中栅电极介于源极/漏极图案之间；栅极接触部，电连接到栅电极；以及有源接触部，电连接到源极/漏极图案中的至少一个。该有源接触部包括：下接触图案，电连接到源极/漏极图案中的至少一个，下接触图案在第一方向上具有第一宽度；以及上接触图案，电连接到下接触图案的顶表面，上接触图案在第一方向上具有小于第一宽度的第二宽度。上接触图案和栅极接触部彼此水平重叠。

公开(公告)号：CN110634724A

公开(公告)日：2019-12-31

申请号：CN201910524933.3

申请日：2019-06-18

Applicant: 三星电子株式会社

Inventor： 姜姓佶 ,  朴珉燮 ,  金锟埈 ,  白在职 ,  申载振 ,  郑印惠

IPC: H01J37/32 ,  H01L21/67 ,  H01L21/336

Abstract: 提供了基底处理设备、信号源装置、处理材料层的方法。所述基底处理设备包括：处理腔室；基座，设置在处理腔室中，其中，基座被构造成支撑基底；第一等离子体产生器，设置在处理腔室的一侧上；以及第二等离子体产生器，设置在处理腔室的另一侧上，其中，第二等离子体产生器被构造成通过同时向基座供应正弦波信号和非正弦波信号来产生等离子体。通过使用根据发明构思的基底处理设备、信号源装置以及处理材料层的方法，可针对晶体材料层来获得光滑的蚀刻表面而没有通过RDC的器件损坏的风险。

公开(公告)号：CN102543876B

公开(公告)日：2016-01-20

申请号：CN201110375613.X

申请日：2011-11-23

Applicant: 三星电子株式会社

Inventor： 崔锡宪 ,  尹普彦 ,  白在职 ,  赵炳权

IPC: H01L21/8238 ,  H01L21/28

CPC classification number: H01L21/32139 ,  H01L21/28088 ,  H01L21/823842 ,  H01L29/4966 ,  H01L29/66545 ,  H01L29/78

Abstract: 本发明提供了一种具有金属栅电极的半导体器件的制造方法。所述方法包括制备具有第一区域和第二区域的半导体衬底的工序，以及在半导体衬底上形成绝缘层的工序。绝缘层形成为包含具有分别配置在第一和第二区域内的第一槽和第二槽的层间绝缘层、和至少覆盖第一和第二槽的底面的栅绝缘层。在具有绝缘层的衬底的整个表面上形成层叠金属层，在层叠金属层上形成具有非感光性的平坦化层。平坦化层形成为填充第一和第二槽。使用干法刻蚀工艺来选择性地去除第一区域内的平坦化层，以暴露第一区域内的层叠金属层并形成覆盖第二区域内的层叠金属层的平坦化层图案。

公开(公告)号：CN103943568A

公开(公告)日：2014-07-23

申请号：CN201310752006.X

申请日：2013-12-31

Applicant: 三星电子株式会社

Inventor： 车知勋 ,  白在职 ,  尹普彦 ,  尹英相 ,  韩政男

IPC: H01L21/8238 ,  H01L21/02

CPC classification number: H01L29/66628 ,  H01L21/30604 ,  H01L21/3065 ,  H01L21/3086 ,  H01L21/76229 ,  H01L21/823412 ,  H01L21/823418 ,  H01L21/823481 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823878 ,  H01L29/66636 ,  H01L29/7848

Abstract: 本公开提供了一种利用对隔离层的氮化来制造半导体器件的方法，该方法包括提供针对包括有源区和隔离区的暴露出的顶表面进行的等离子体氮化。可以使所述包括有源区和隔离区的暴露出的顶表面受到刻蚀，从而在所述有源区内形成一个比形成在所述隔离区内的更深的凹槽；并且可以在所述更深的凹槽内生长不合并的外延应力膜。

公开(公告)号：CN102543876A

公开(公告)日：2012-07-04

申请号：CN201110375613.X

申请日：2011-11-23

Applicant: 三星电子株式会社

Inventor： 崔锡宪 ,  尹普彦 ,  白在职 ,  赵炳权

IPC: H01L21/8238 ,  H01L21/28

CPC classification number: H01L21/32139 ,  H01L21/28088 ,  H01L21/823842 ,  H01L29/4966 ,  H01L29/66545 ,  H01L29/78

Abstract: 本发明提供了一种具有金属栅电极的半导体器件的制造方法。所述方法包括制备具有第一区域和第二区域的半导体衬底的工序，以及在半导体衬底上形成绝缘层的工序。绝缘层形成为包含具有分别配置在第一和第二区域内的第一槽和第二槽的层间绝缘层、和至少覆盖第一和第二槽的底面的栅绝缘层。在具有绝缘层的衬底的整个表面上形成层叠金属层，在层叠金属层上形成具有非感光性的平坦化层。平坦化层形成为填充第一和第二槽。使用干法刻蚀工艺来选择性地去除第一区域内的平坦化层，以暴露第一区域内的层叠金属层并形成覆盖第二区域内的层叠金属层的平坦化层图案。