-
公开(公告)号：CN114597205A
公开(公告)日：2022-06-07
申请号：CN202111376489.9
申请日：2021-11-19
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L23/522 , H01L23/528
Abstract: 公开了一种半导体器件及其制造方法。该半导体器件可以包括在基板上的有源图案、在有源图案上的源极/漏极图案、在每个源极/漏极图案的侧表面上的围栏间隔物、插设在源极/漏极图案之间的沟道图案、与沟道图案交叉并在第一方向上延伸的栅电极、以及在栅电极的侧表面上的栅极间隔物。围栏间隔物的上部的在第一方向上的第一厚度可以大于栅极间隔物的在与第一方向交叉的第二方向上的第二厚度。
-
公开(公告)号：CN111987092A
公开(公告)日：2020-11-24
申请号：CN202010436421.4
申请日：2020-05-21
Applicant: 三星电子株式会社
IPC: H01L27/02 , H01L23/528 , H01L29/78
Abstract: 一种半导体装置包括有源图案，其包括沟道区。沟道区布置在第一方向上彼此间隔开的第一源极/漏极图案与第二源极/漏极图案之间以及所述第一方向上彼此间隔开的第二源极/漏极图案之间。所述沟道区被构造为将所述第一源极/漏极图案彼此连接以及将所述第二源极/漏极图案彼此连接。栅电极布置在有源图案的底表面上，并且布置在第一源极/漏极图案之间以及第二源极/漏极图案之间。上互连线布置在与有源图案的底表面相对的有源图案的顶表面上，并且连接至第一源极/漏极图案。
-
公开(公告)号：CN110739307A
公开(公告)日：2020-01-31
申请号：CN201910529268.7
申请日：2019-06-18
Applicant: 三星电子株式会社
IPC: H01L27/092 , H01L21/8238
Abstract: 一种半导体器件包括：N型金属氧化物半导体(NMOS)区中的第一鳍图案和第二鳍图案，第一鳍图案和第二鳍图案均沿第一方向纵向延伸，并且通过第一沟槽分开；以及P型金属氧化物半导体(PMOS)区中的第三鳍图案和第四鳍图案，第三鳍图案和第四鳍图案均与第一鳍图案和第二鳍图案中的相应鳍图案平行地沿第一方向纵向延伸，并且通过第二沟槽分开。第一隔离层和第二隔离层分别设置在第一沟槽和第二沟槽中。第一栅电极沿横切第一方向的第二方向纵向延伸，并与第一鳍图案相交。第二栅电极沿第二方向纵向延伸，并与第二鳍图案相交。间隔开的第三栅电极和第四栅电极在第二隔离层上沿第二方向纵向延伸。
-
公开(公告)号：CN101354917B
公开(公告)日：2014-05-07
申请号：CN200810131101.7
申请日：2008-07-28
Applicant: 三星电子株式会社
IPC: G11C16/02 , G11C16/04 , H01L27/24 , H01L27/22 , H01L23/522 , H01L21/84 , H01L21/768
CPC classification number: G11C13/003 , G11C11/1675 , G11C13/0004 , G11C13/0007 , G11C2213/31 , G11C2213/32 , G11C2213/71 , G11C2213/75 , H01L27/228 , H01L27/2454 , H01L27/2481 , H01L45/04 , H01L45/06 , H01L45/1233 , H01L45/126 , H01L45/147
Abstract: 本发明公开包括叠置NAND型电阻存储器单元串的非易失性存储器件及其制造方法。一种非易失性存储器件，包括基板、位于基板上的绝缘层以及多个串联连接的电阻存储器单元，以限定NAND型电阻存储器单元串，该多个串联连接的电阻存储器单元叠置在绝缘层中，以使得多个电阻存储器单元中的第一个位于基板上且多个电阻存储器单元中的下一个位于多个电阻存储器单元中的第一个上。位于绝缘层上的位线电连接到多个电阻存储器单元中的最后一个。多个电阻存储器单元中的至少一个可包括开关设备和数据存储元件，该数据存储元件包括与开关设备并联连接的可变电阻器。也讨论了相关设备和制造方法。
-
公开(公告)号：CN101393772A
公开(公告)日：2009-03-25
申请号：CN200810213858.0
申请日：2008-09-11
Applicant: 三星电子株式会社
IPC: G11C11/56
CPC classification number: G11C11/5678 , G11C11/56 , G11C13/0004
Abstract: 本发明提供一种多级存储器件及其操作方法。该器件包括一种存储结构，其中其电阻等级在其最小值附近的分布密度高于其电阻等级的最大值附近的分布密度。
-
Patent Agency Ranking
公开(公告)号：CN109560037B
公开(公告)日：2025-01-07
申请号：CN201810710445.7
申请日：2018-07-02
Applicant: 三星电子株式会社
IPC: H01L21/762
Abstract: 本发明提供一种包括器件隔离区的半导体器件。所述半导体器件包括设置在衬底上的第一有源区以及位于所述有源区之间的隔离区。所述隔离区包括由第一绝缘材料形成的第一部分及由第二绝缘材料形成的第二部分，所述第二绝缘材料具有与所述第一绝缘材料的特性不同的特性。所述第一部分比所述第二部分更靠近所述第一有源区。所述第二部分具有高度与所述第一部分的底表面的高度不同的底表面。
-
公开(公告)号：CN118354611A
公开(公告)日：2024-07-16
申请号：CN202311773901.X
申请日：2023-12-21
Applicant: 三星电子株式会社
Abstract: 一种半导体器件可以包括：第一堆叠件和第二堆叠件，其沿与基板的顶表面平行的第一方向交替地设置在所述基板上；以及第一焊盘和第二焊盘，其将所述第一堆叠件连接到所述第二堆叠件。所述第一堆叠件和所述第二堆叠件中的每一者可以包括：栅电极；沟道图案，其包围所述栅电极的侧表面并且彼此间隔开；以及第一导电线和第二导电线，其连接到对应的沟道图案。所述第二堆叠件的所述第一导电线和所述第二导电线可以被设置为分别与所述第一堆叠件的所述第一导电线和所述第二导电线相邻。所述第一焊盘和所述第二焊盘可以分别连接到所述第一堆叠件和所述第二堆叠件的所述第一导电线和所述第二导电线。
-
公开(公告)号：CN116828860A
公开(公告)日：2023-09-29
申请号：CN202310283039.8
申请日：2023-03-21
Applicant: 三星电子株式会社
Abstract: 一种三维铁电随机存取存储器(3D FeRAM)器件包括：栅电极，所述栅电极在衬底上在竖直方向上延伸；铁电图案和栅极绝缘图案，所述铁电图案和所述栅极绝缘图案在水平方向上堆叠在所述栅电极上以围绕所述栅电极；第一沟道和第二沟道，所述第一沟道和所述第二沟道在所述栅极绝缘图案的外侧壁上在所述水平方向上彼此间隔开；第一源极/漏极图案结构，所述第一源极/漏极图案结构在所述第一沟道的外侧壁上在所述竖直方向上彼此间隔开；以及第二源极/漏极图案结构，所述第二源极/漏极图案结构在所述第二沟道的外侧壁上在所述竖直方向上彼此间隔开。
-
公开(公告)号：CN116230641A
公开(公告)日：2023-06-06
申请号：CN202211490750.2
申请日：2022-11-25
Applicant: 三星电子株式会社
IPC: H01L21/8238 , H01L27/092
Abstract: 提供了集成电路器件和形成该集成电路器件的方法。该方法可以包括提供初步晶体管堆叠，该初步晶体管堆叠包括在衬底上的上牺牲层、在衬底和上牺牲层之间的上有源区、在衬底和上有源区之间的下牺牲层、以及在衬底和下牺牲层之间的下有源区。该方法还可以包括：在下有源区的相应的相反侧表面上形成下源极/漏极区；在下源极/漏极区的第一下源极/漏极区上形成初步覆盖层，初步覆盖层包括半导体材料；将初步覆盖层转变为包括绝缘材料的覆盖层；以及在上有源区的相应的相反侧表面上形成上源极/漏极区。
-
公开(公告)号：CN116190381A
公开(公告)日：2023-05-30
申请号：CN202210995751.6
申请日：2022-08-18
Applicant: 三星电子株式会社
IPC: H01L27/092 , H01L21/8238
Abstract: 公开了一种三维半导体器件及其制造方法。半导体器件包括：第一有源区，位于衬底上，第一有源区包括一对下源/漏区和下沟道结构；第二有源区，位于第一有源区上，第二有源区包括一对上源/漏区和上沟道结构；以及栅电极，位于下沟道结构和上沟道结构上。栅电极包括：第一金属结构和第二金属结构，它们分别设置为与下沟道结构和上沟道结构的半导体层的底面和顶面相邻。
-
-
-
-
-
-
-
-
-
Search Results
77
records
(took 0.023 seconds)
