-
公开(公告)号：CN113540107A
公开(公告)日：2021-10-22
申请号：CN202110435986.5
申请日：2021-04-22
Applicant: 三星电子株式会社
IPC: H01L27/11563 , H01L27/11568 , H01L27/11573
Abstract: 一种非易失性存储器件包括：衬底，包括单元阵列区域；第一栅电极，包括在衬底的单元阵列区域上的开口；多个第二栅电极，堆叠在第一栅电极上方并包括凸起部分，凸起部分具有朝向衬底延伸的向外弯曲；以及字线切割区域，切割开口和凸起部分。
-
-
公开(公告)号：CN108447868A
公开(公告)日：2018-08-24
申请号：CN201810189489.X
申请日：2017-05-04
Applicant: 三星电子株式会社
IPC: H01L27/11556 , H01L27/11582
CPC classification number: H01L27/11582 , G11C16/0466 , G11C16/0483 , H01L21/823885 , H01L21/8239 , H01L27/1157
Abstract: 本发明提供一种半导体器件以及制造半导体器件的方法。该半导体器件包括：交替地层叠在基板上的栅电极和层间绝缘层；穿过栅电极和层间绝缘层的沟道层；以及设置在栅电极和沟道层之间在沟道层的外表面上的栅电介质层。此外，沟道层包括第一区和第二区，第一区在垂直于基板的顶表面的方向上延伸，第二区在第一区的下部分中连接到第一区并且第二区在栅电介质层的底部分下面延伸。
-
公开(公告)号：CN106972024A
公开(公告)日：2017-07-21
申请号：CN201610909317.6
申请日：2016-10-18
Applicant: 三星电子株式会社
IPC: H01L27/11578
CPC classification number: H01L29/1083 , H01L21/764 , H01L27/1157 , H01L27/11582 , H01L27/11578 , H01L27/11575
Abstract: 本公开提供了三维半导体器件。一种三维(3D)半导体器件包括：多个栅电极，在垂直于基板的顶表面的方向上层叠在基板上；沟道结构，穿过该多个栅电极并连接到基板；以及孔隙，设置在基板中并位于沟道结构下面。
-
公开(公告)号：CN104659033A
公开(公告)日：2015-05-27
申请号：CN201410663213.2
申请日：2014-11-19
Applicant: 三星电子株式会社
IPC: H01L27/115 , H01L21/8247
Abstract: 本发明提供了垂直存储器器件及其制造方法。该垂直存储器器件包括基板、沟道、栅线和连接部分。多个沟道在垂直于基板的上表面的第一方向上延伸。多个栅线在第一方向上堆叠以彼此间隔开，并在垂直于第一方向的第二方向上延伸，每个栅线交叉一组沟道并围绕该组沟道的每个沟道的外侧壁。栅线形成包括多个垂直水平面的台阶结构。连接部分连接多个栅线中的位于相同的垂直水平面的一组栅线，连接部分从第二方向分支，该组栅线中的栅线在第二方向上延伸。
-
Patent Agency Ranking
公开(公告)号：CN109300908B
公开(公告)日：2023-08-22
申请号：CN201810812055.0
申请日：2018-07-23
Applicant: 三星电子株式会社
Abstract: 提供了半导体器件。一种半导体器件包括衬底。该半导体器件包括包含堆叠在衬底上的导电层的堆叠结构。而且，该半导体器件包括穿透堆叠结构的台阶区域的虚设结构。虚设结构的一部分包括第一区段和第二区段。第一区段在平行于衬底的上表面的平面中沿第一方向延伸。第二区段在所述平面中沿交叉第一方向的第二方向从第一区段突出。
-
公开(公告)号：CN110112137B
公开(公告)日：2023-06-23
申请号：CN201910417752.0
申请日：2016-05-17
Applicant: 三星电子株式会社
Abstract: 提供了一种具有虚设通道区的垂直存储装置，所述存储装置包括：第一基底；第二基底，位于第一基底上；栅电极层和绝缘层，堆叠在第二基底的上表面上；多个第一通道区和多个第二通道区，多个第一通道区位于第一子单元阵列区中，多个第二通道区位于第二子单元阵列区中，第一通道区和第二通道区中的每个在与第二基底的上表面垂直的第一方向上延伸以穿过栅电极层和绝缘层中的至少一些；以及分隔绝缘层，设置在第一子单元阵列区和第二子单元阵列区之间，分隔绝缘层在与第二基底的上表面平行的第二方向上延伸，其中，设置在分隔绝缘层的第一侧上的至少两个第一通道区和设置在分隔绝缘层的第二侧上的至少两个第二通道区是位线未连接到其上的虚设通道区。
-
公开(公告)号：CN114373765A
公开(公告)日：2022-04-19
申请号：CN202111199535.2
申请日：2021-10-14
Applicant: 三星电子株式会社
IPC: H01L27/11521 , H01L27/11526 , H01L27/11556 , H01L27/11568 , H01L27/11573 , H01L27/11582
Abstract: 提供了一种半导体器件和一种数据存储系统。所述半导体器件包括：第一基板；器件，位于第一基板上；第二基板，位于器件上；栅电极，堆叠在第二基板上并在第一方向上彼此间隔开；沟道结构，穿透栅电极、在第一方向上延伸并且包括沟道层；隔离区域，穿透栅电极并在第二方向上延伸；贯通接触插塞，穿透第二基板、在第一方向上延伸并将栅电极电连接至器件；阻挡结构，与贯通接触插塞间隔开并围绕贯通接触插塞；以及支撑结构，位于栅电极上并包括支撑图案，其中，支撑结构具有在隔离区域上在第二方向彼此间隔开的第一贯通区域和与阻挡结构的上表面接触的第二贯通区域。
-
公开(公告)号：CN107393927B
公开(公告)日：2021-09-28
申请号：CN201710307715.5
申请日：2017-05-04
Applicant: 三星电子株式会社
IPC: H01L27/11556 , H01L27/11582
Abstract: 本发明提供一种半导体器件以及制造半导体器件的方法。该半导体器件包括：交替地层叠在基板上的栅电极和层间绝缘层；穿过栅电极和层间绝缘层的沟道层；以及设置在栅电极和沟道层之间在沟道层的外表面上的栅电介质层。此外，沟道层包括第一区和第二区，第一区在垂直于基板的顶表面的方向上延伸，第二区在第一区的下部分中连接到第一区并且第二区在栅电介质层的底部分下面延伸。
-
公开(公告)号：CN113224081A
公开(公告)日：2021-08-06
申请号：CN202010965562.5
申请日：2020-09-15
Applicant: 三星电子株式会社
IPC: H01L27/11582 , H01L27/1157
Abstract: 提供了具有堆叠结构的半导体装置。所述半导体装置包括在下堆叠结构上延伸的上堆叠结构，下堆叠结构在下面的基底上延伸。沟道结构延伸通过上堆叠结构和下堆叠结构。下堆叠结构包括设置为与下堆叠结构和上堆叠结构之间的界面相邻的第一下电极层以及设置为与下堆叠结构的中心相邻的第二下电极层。上堆叠结构包括设置为与界面相邻的第一上电极层以及设置为与上堆叠结构的中心相邻的第二上电极层。第一下电极层和第一上电极层中的至少一个比第二下电极层厚。至少一个绝缘层设置在第一下电极层与第一上电极层之间。
-
-
-
-
-
-
-
-
-
Search Results
34
records
(took 0.03 seconds)
