公开(公告)号：CN117641916A

公开(公告)日：2024-03-01

申请号：CN202311099375.3

申请日：2023-08-29

Applicant: 三星电子株式会社

Inventor： 郑玟奎 ,  李相在 ,  金承允 ,  沈载煌

IPC: H10B41/27 ,  H10B41/30 ,  H10B41/40 ,  H10B43/27 ,  H10B43/30 ,  H10B43/40 ,  H10B51/20 ,  H10B51/30 ,  H10B51/40 ,  H10B63/10 ,  H10B63/00

Abstract: 示例实施方式提供半导体器件和包括该半导体器件的数据存储系统。该半导体器件可以包括第一结构、在第一结构上的第二结构以及穿过第一结构和第二结构的栅极接触插塞。第一结构可以包括：包括交替堆叠的第一栅极层和第一绝缘层的第一堆叠结构、穿过第一堆叠结构的至少第一部分的第一焊盘覆盖图案、以及穿过第一堆叠结构的至少第二部分并与第一焊盘覆盖图案间隔开的第一缓冲覆盖图案。第二结构可以包括：包括交替堆叠的第二栅极层和第二绝缘层的第二堆叠结构、以及穿过第二堆叠结构的至少一部分的第二焊盘覆盖图案。第一栅极层可以包括由第一焊盘覆盖图案覆盖的第一栅极焊盘。

公开(公告)号：CN113224081A

公开(公告)日：2021-08-06

申请号：CN202010965562.5

申请日：2020-09-15

Applicant: 三星电子株式会社

Inventor： 李相在 ,  金在炯 ,  殷东锡

IPC: H01L27/11582 ,  H01L27/1157

Abstract: 提供了具有堆叠结构的半导体装置。所述半导体装置包括在下堆叠结构上延伸的上堆叠结构，下堆叠结构在下面的基底上延伸。沟道结构延伸通过上堆叠结构和下堆叠结构。下堆叠结构包括设置为与下堆叠结构和上堆叠结构之间的界面相邻的第一下电极层以及设置为与下堆叠结构的中心相邻的第二下电极层。上堆叠结构包括设置为与界面相邻的第一上电极层以及设置为与上堆叠结构的中心相邻的第二上电极层。第一下电极层和第一上电极层中的至少一个比第二下电极层厚。至少一个绝缘层设置在第一下电极层与第一上电极层之间。

公开(公告)号：CN118829222A

公开(公告)日：2024-10-22

申请号：CN202410468014.X

申请日：2024-04-18

Applicant: 三星电子株式会社

Inventor： 李慧美 ,  金承允 ,  金希锡 ,  李相在 ,  李在训 ,  林周永 ,  郑玟奎 ,  千相勋 ,  韩智勋

IPC: H10B43/27 ,  H10B43/35 ,  H10B43/40 ,  H10B41/27 ,  H10B41/35 ,  H10B41/41

Abstract: 本公开涉及半导体器件和包括其的数据存储系统。该半导体器件包括：板层；栅电极和层间绝缘层，在垂直于板层的上表面的第一方向上交替地堆叠在板层上，并且形成第一堆叠结构和在第一堆叠结构上的第二堆叠结构；沟道结构，穿透栅电极并且在第一方向上延伸；以及接触插塞，在第一方向上延伸并且电连接到栅电极之一，其中第二堆叠结构包括在最下部的第一栅电极、在第一栅电极上的第一层间绝缘层和在第一层间绝缘层上的第二层间绝缘层，第一层间绝缘层具有第一厚度，第二层间绝缘层具有小于第一厚度的第二厚度。