公开(公告)号：CN118488709A

公开(公告)日：2024-08-13

申请号：CN202410097746.2

申请日：2024-01-23

Applicant: 三星电子株式会社

Inventor： 金希锡 ,  金承允 ,  朴芮珍 ,  白寅焕 ,  安钟善

IPC: H10B43/20 ,  H01L29/10 ,  H01L23/528

Abstract: 公开了一种半导体装置。所述半导体装置包括：下电路图案，设置在基底上；公共源极板(CSP)，设置在下电路图案上；沟道连接图案，设置在CSP上；牺牲层结构，设置在CSP上并且与沟道连接图案间隔开；支撑层，设置在沟道连接图案和牺牲层结构上；第一栅电极结构和第二栅电极结构，包括堆叠在支撑层上并且彼此间隔开的栅电极；第一沟道，设置在CSP上，其中，第一沟道延伸穿过第一栅电极结构、支撑层和沟道连接图案；以及接触插塞，延伸穿过第二栅电极结构、支撑层、牺牲层结构和CSP，其中，接触插塞电连接到下电路图案。

公开(公告)号：CN117896984A

公开(公告)日：2024-04-16

申请号：CN202310698983.X

申请日：2023-06-13

Applicant: 三星电子株式会社

Inventor： 朴芮鉁 ,  金承允 ,  金希锡 ,  金亨珍 ,  张世熙 ,  申旼树 ,  辛承俊 ,  千相勳 ,  韩智勳 ,  沈载煌 ,  安钟善

IPC: H10B43/27 ,  H10B43/35 ,  H10B43/50 ,  H10B41/27 ,  H10B41/35 ,  H10B41/50

Abstract: 公开了半导体装置和包括该半导体装置的电子系统。所述半导体装置包括：第一栅极堆叠结构，包括彼此交替地堆叠的第一介电图案和第一导电图案；存储器沟道结构，包括穿透第一栅极堆叠结构的第一存储器部分；贯通接触件，包括在与第一存储器部分的水平相同的水平处的第一贯通部分；以及连接接触件，包括在与第一存储器部分的水平和第一贯通部分的水平相同的水平处的第一连接部分。第一存储器部分的最小宽度小于第一贯通部分的最小宽度和第一连接部分的最小宽度。

公开(公告)号：CN118829222A

公开(公告)日：2024-10-22

申请号：CN202410468014.X

申请日：2024-04-18

Applicant: 三星电子株式会社

Inventor： 李慧美 ,  金承允 ,  金希锡 ,  李相在 ,  李在训 ,  林周永 ,  郑玟奎 ,  千相勋 ,  韩智勋

IPC: H10B43/27 ,  H10B43/35 ,  H10B43/40 ,  H10B41/27 ,  H10B41/35 ,  H10B41/41

Abstract: 本公开涉及半导体器件和包括其的数据存储系统。该半导体器件包括：板层；栅电极和层间绝缘层，在垂直于板层的上表面的第一方向上交替地堆叠在板层上，并且形成第一堆叠结构和在第一堆叠结构上的第二堆叠结构；沟道结构，穿透栅电极并且在第一方向上延伸；以及接触插塞，在第一方向上延伸并且电连接到栅电极之一，其中第二堆叠结构包括在最下部的第一栅电极、在第一栅电极上的第一层间绝缘层和在第一层间绝缘层上的第二层间绝缘层，第一层间绝缘层具有第一厚度，第二层间绝缘层具有小于第一厚度的第二厚度。

公开(公告)号：CN117641915A

公开(公告)日：2024-03-01

申请号：CN202311087691.9

申请日：2023-08-28

Applicant: 三星电子株式会社

Inventor： 金承允 ,  金斗铉 ,  金贤珠 ,  金希锡 ,  朴芮珍 ,  沈载煌 ,  安钟善

IPC: H10B41/27 ,  H10B41/35 ,  H10B43/27 ,  H10B43/35

Abstract: 一种半导体装置，包括：衬底上的下电路图案；下电路图案上的共源极板(CSP)；栅电极结构，其包括在CSP上沿基本上垂直于衬底的上表面的第一方向彼此间隔开的栅电极，栅电极中的每一个在基本上平行于衬底的上表面的第二方向上延伸；第一绝缘图案结构，其位于CSP的在第二方向上与栅电极结构相邻的部分上；第一划分图案，其在CSP上沿第三方向延伸，第三方向基本上平行于衬底的上表面并且与第二方向交叉，第一划分图案延伸穿过栅电极结构的与第一绝缘图案结构相邻的部分并且在第二方向上分离栅电极结构。

公开(公告)号：CN117677200A

公开(公告)日：2024-03-08

申请号：CN202311144112.X

申请日：2023-09-05

Applicant: 三星电子株式会社

Inventor： 安钟善 ,  金承允 ,  金希锡 ,  朴芮珍 ,  沈载煌

IPC: H10B43/27 ,  H10B43/35 ,  H10B43/50

Abstract: 一种竖直存储器件，包括：下焊盘图案，设置在衬底上；单元堆叠结构，设置在下焊盘图案上并包括第一绝缘层和栅极图案，其中，单元堆叠结构具有阶梯形状；贯通单元接触部，包括第一贯通部分和第一突起，其中，第一贯通部分穿过单元堆叠结构的一部分，并且其中，第一突起从第一贯通部分突出并接触栅极图案中的最上面栅极图案；以及第一绝缘图案，至少部分地围绕第一贯通部分的在第一突起下方的侧壁，其中，从第一贯通部分起，在水平方向上第一绝缘图案比第一突起长，并且其中，第一突起的竖直厚度大于最上面栅极图案的竖直厚度。

公开(公告)号：CN117479541A

公开(公告)日：2024-01-30

申请号：CN202310857894.5

申请日：2023-07-13

Applicant: 三星电子株式会社

Inventor： 朴芮鉁 ,  金承允 ,  安钟善 ,  金希锡 ,  沈载煌

IPC: H10B43/27 ,  H10B43/35 ,  H10B41/27 ,  H10B41/35

Abstract: 公开了半导体装置和包括该半导体装置的数据存储系统。该半导体装置包括：基底；导电层；以及连接到导电层的接触插塞。接触插塞包括第一部分；以及顺序堆叠的第二部分，其中，第一部分的上表面的宽度比第二部分的下表面的宽度宽。接触插塞包括阻挡层；阻挡层上的第一导电层；以及第一导电层上的第二导电层。第二导电层包括孔隙。阻挡层、第一导电层和第二导电层在第一部分和第二部分中连续延伸。阻挡层具有第一厚度，第二导电层具有等于或大于第一厚度的第二厚度，并且第一导电层具有等于或大于第二厚度的第三厚度。

公开(公告)号：CN117116904A

公开(公告)日：2023-11-24

申请号：CN202310584022.6

申请日：2023-05-23

Applicant: 三星电子株式会社

Inventor： 朴庆训 ,  白寅焕 ,  白在馥 ,  韩智勋 ,  金承允 ,  金希锡 ,  朴炳在 ,  安钟善 ,  尹柱美

IPC: H01L23/528 ,  H01L23/522 ,  H10B41/20 ,  H10B41/35 ,  H10B41/41 ,  H10B43/20 ,  H10B43/35 ,  H10B43/40 ,  G11C5/06

Abstract: 本发明公开了一种半导体器件以及包括该半导体器件的数据存储系统，该半导体器件包括：第一半导体结构，包括第一基板、在第一基板上的电路器件、以及连接到电路器件的下互连结构；以及在第一半导体结构上的第二半导体结构。第二半导体结构可以包括：具有第一区和第二区的第二基板；延伸穿过第二基板的基板绝缘层；延伸穿过基板绝缘层的着陆焊盘；栅电极，每个栅电极在第二区上具有拥有暴露的上表面的栅极焊盘区；以及栅极接触插塞，延伸穿过至少一个栅电极的栅极焊盘区并延伸到着陆焊盘中。着陆焊盘可以包括被基板绝缘层的内侧表面围绕的焊盘部分以及从焊盘部分延伸到下互连结构的通路部分。

公开(公告)号：CN114068575A

公开(公告)日：2022-02-18

申请号：CN202110771959.5

申请日：2021-07-08

Applicant: 三星电子株式会社

Inventor： 柳孝俊 ,  姜书求 ,  金希锡 ,  安锺善 ,  金森宏治 ,  韩智勳

IPC: H01L27/11582 ,  H01L27/11565 ,  H01L27/1157 ,  H01L27/11556 ,  H01L27/11519 ,  H01L27/11524

Abstract: 公开了一种半导体存储器装置。所述半导体存储器装置包括：下堆叠结构，在基底上具有下金属线；上堆叠结构，在下堆叠结构上具有上金属线；垂直结构，穿透上堆叠结构和下堆叠结构并且包括沟道层；第一切割线，穿过上堆叠结构和下堆叠结构；上支撑件，位于第一切割线上的凹进中；第二切割线，穿过上堆叠结构和下堆叠结构并且与第一切割线间隔开；子切割线，穿过上堆叠结构，同时在竖直方向上与垂直结构至少部分地叠置，子切割线位于第一切割线与第二切割线之间，上支撑件的顶表面与子切割线的顶表面共面；以及第一层间绝缘层，围绕上支撑件和子切割线中的每个的侧壁。