-
Patent Agency Ranking
公开(公告)号：CN117812913A
公开(公告)日：2024-04-02
申请号：CN202310545947.X
申请日：2023-05-15
Applicant: 三星电子株式会社
Abstract: 一种半导体器件，包括：衬底，包括多个突出部、第一沟槽和第二沟槽，多个突出部从衬底的上表面突出并且沿彼此相交的第一方向和第二方向二维布置，第一沟槽沿第一方向设置在突出部之间，第二沟槽沿第二方向设置在突出部之间；第一器件隔离层，填充第一沟槽；栅极图案，设置在沿第二方向的突出部上，突出部的上表面分别在栅极图案的两侧暴露；以及第二器件隔离层，填充在第二方向上的栅极图案之间的空间和第二沟槽，并且每个栅极图案具有与第二沟槽相邻并且与第二沟槽的内壁对齐的第一侧壁。
-
公开(公告)号：CN117440689A
公开(公告)日：2024-01-23
申请号：CN202310624659.3
申请日：2023-05-30
Applicant: 三星电子株式会社
Abstract: 提供了一种半导体器件和一种包括该半导体器件的电子系统。所述半导体器件包括：外围电路结构，其包括电路、布线层和通路接触；板公共源极线，其覆盖所述外围电路结构；绝缘插塞，其穿过所述板公共源极线；横向绝缘间隔物，其位于所述外围电路结构与所述板公共源极线之间；存储堆叠结构，其包括位于所述板公共源极线上的栅极线；贯通接触，其穿过所述栅极线中的至少一条栅极线和所述绝缘插塞，所述贯通接触连接到所述通路接触中的第一通路接触；以及源极线接触，其穿过所述横向绝缘间隔物，所述源极线接触位于所述通路接触中的第二通路接触与所述板公共源极线之间，其中，在横向方向上所述第一通路接触的宽度大于所述绝缘插塞的宽度。
-
公开(公告)号：CN117116904A
公开(公告)日：2023-11-24
申请号：CN202310584022.6
申请日：2023-05-23
Applicant: 三星电子株式会社
IPC: H01L23/528 , H01L23/522 , H10B41/20 , H10B41/35 , H10B41/41 , H10B43/20 , H10B43/35 , H10B43/40 , G11C5/06
Abstract: 本发明公开了一种半导体器件以及包括该半导体器件的数据存储系统，该半导体器件包括：第一半导体结构，包括第一基板、在第一基板上的电路器件、以及连接到电路器件的下互连结构；以及在第一半导体结构上的第二半导体结构。第二半导体结构可以包括：具有第一区和第二区的第二基板；延伸穿过第二基板的基板绝缘层；延伸穿过基板绝缘层的着陆焊盘；栅电极，每个栅电极在第二区上具有拥有暴露的上表面的栅极焊盘区；以及栅极接触插塞，延伸穿过至少一个栅电极的栅极焊盘区并延伸到着陆焊盘中。着陆焊盘可以包括被基板绝缘层的内侧表面围绕的焊盘部分以及从焊盘部分延伸到下互连结构的通路部分。
-
公开(公告)号：CN118695605A
公开(公告)日：2024-09-24
申请号：CN202410294932.5
申请日：2024-03-14
Applicant: 三星电子株式会社
Abstract: 一种非易失性存储器件，包括外围电路结构和外围电路结构上的单元阵列结构，其中，单元阵列结构包括基底绝缘层、基底绝缘层上的公共源极线层、公共源极线层上的缓冲绝缘层、缓冲绝缘层上的单元堆叠、延伸到单元堆叠中的多个栅接触插塞以及在多个栅接触插塞和基底绝缘层之间的多个保护结构，其中，单元堆叠包括多个栅电极和多个绝缘层，其中，多个栅电极具有阶梯形状。
-
公开(公告)号：CN118540947A
公开(公告)日：2024-08-23
申请号：CN202410192444.3
申请日：2024-02-21
Applicant: 三星电子株式会社
Abstract: 提供了集成电路装置和电子系统。集成电路装置通过绕过公共源极线来在接触结构和布线之间形成欧姆结使得公共源极线驱动器连接至的公共源极线通过布线电连接到接触结构，而具有改进的电可靠性。
-
-
-
-
Search Results
5
records
(took 0.025 seconds)
