-
公开(公告)号：CN107644875B
公开(公告)日：2023-07-04
申请号：CN201710480033.4
申请日：2017-06-22
Applicant: 三星电子株式会社
Abstract: 一种存储器装置，包括：堆叠在衬底的上表面上的栅电极层，每个栅电极层包括沿着第一方向延伸的多个单位电极；和将各单位电极彼此连接的多个连接电极。存储器装置还包括：沿着垂直于衬底的上表面的方向穿过栅电极层而延伸的沟道结构；沿着第一方向延伸并介于各单位电极之间的第一公共源极线；和在各第一公共源极线之间沿着第一方向延伸的第二公共源极线，每条第二公共源极线具有在第一方向上通过连接电极彼此隔离的第一线和第二线。
-
公开(公告)号：CN112786617A
公开(公告)日：2021-05-11
申请号：CN202011235699.1
申请日：2020-11-06
Applicant: 三星电子株式会社
IPC: H01L27/11582 , H01L27/11565
Abstract: 公开了一种半导体器件包括：第一堆叠结构和第二堆叠结构，在衬底上彼此间隔开；以及多个分离结构和多个竖直存储结构，沿与衬底的上表面平行的第一方向交替地布置在第一堆叠结构和第二堆叠结构之间。第一堆叠结构和第二堆叠结构中的每一个包括交替地重复堆叠在下部结构上的多个层间绝缘层和多个栅极层。竖直存储结构中的每一个包括面向第一堆叠结构的第一数据存储结构和面向第二堆叠结构的第二数据存储结构。第一堆叠结构和第二堆叠结构的面向竖直存储结构的侧表面在平面图中是凹的。
-
-
公开(公告)号：CN106531744A
公开(公告)日：2017-03-22
申请号：CN201610809546.0
申请日：2016-09-08
Applicant: 三星电子株式会社
IPC: H01L27/11582
CPC classification number: H01L27/1157 , H01L27/11582
Abstract: 一种半导体器件，包括：交替并重复地堆叠在衬底上的多个绝缘图案和多个栅极；在基本垂直于衬底上表面的第一方向上延伸穿过栅极的沟道图案；在沟道图案和衬底之间的半导体图案；以及在沟道图案和半导体图案之间的导电图案。导电图案将沟道图案电连接到半导体图案。导电图案接触沟道图案的底部边缘和半导体图案的上表面。
-
公开(公告)号：CN109148462B
公开(公告)日：2024-03-29
申请号：CN201810677598.6
申请日：2018-06-27
Applicant: 三星电子株式会社
Abstract: 公开了一种三维半导体存储器装置，其包括在衬底上在第一方向上排列的第一沟道组至第三沟道组。第一沟道组至第三沟道组在衬底上沿着第二方向彼此间隔开。第一沟道组至第三沟道组中的每一个包括在垂直于衬底的顶表面的第三方向上延伸的多个竖直沟道。第一沟道组和第二沟道组在第二方向上彼此邻近并且在第二方向上以第一距离间隔开。第二沟道组和第三沟道组在第二方向上彼此邻近并且以小于第一距离的第二距离间隔开。
-
Patent Agency Ranking
公开(公告)号：CN108538815B
公开(公告)日：2023-01-31
申请号：CN201810075440.1
申请日：2018-01-25
Applicant: 三星电子株式会社
Abstract: 提供了一种在半导体衬底上包括电阻器结构的半导体器件。所述电阻器结构包括焊盘部分和连接所述焊盘部分的电阻器主体。焊盘部分均具有比电阻器主体的宽度大的宽度。焊盘部分均包括焊盘图案和覆盖焊盘图案的侧壁和下表面的衬里图案。所述电阻器主体从所述衬里图案横向地延伸。所述焊盘图案包括与所述电阻器主体和所述衬里图案不同的材料。
-
公开(公告)号：CN110610944A
公开(公告)日：2019-12-24
申请号：CN201910289024.6
申请日：2019-04-11
Applicant: 三星电子株式会社
IPC: H01L27/11568 , H01L27/11582
Abstract: 提供了一种垂直存储器装置及其制造方法，所述垂直存储器装置包括：基底，具有沟槽结构；栅电极，位于基底上，栅电极在与基底的上表面基本垂直的第一方向上彼此分隔开；沟道，所述沟道包括竖直部分和水平部分，竖直部分沿第一方向延伸穿过栅电极，水平部分在沟槽结构中在与基底的上表面基本平行的第二方向上延伸，水平部分连接竖直部分；外延层，位于基底的第一部分上并且连接到沟道的水平部分，基底的第一部分沿第二方向与栅电极的端部相邻。
-
公开(公告)号：CN108538815A
公开(公告)日：2018-09-14
申请号：CN201810075440.1
申请日：2018-01-25
Applicant: 三星电子株式会社
CPC classification number: H01L27/0738 , H01L21/31051 , H01L21/76895 , H01L24/06 , H01L27/0629 , H01L27/0802 , H01L28/24 , H01L29/435 , H01L29/4983 , H01L23/647 , H01L27/0203 , H01L28/20
Abstract: 提供了一种在半导体衬底上包括电阻器结构的半导体器件。所述电阻器结构包括焊盘部分和连接所述焊盘部分的电阻器主体。焊盘部分均具有比电阻器主体的宽度大的宽度。焊盘部分均包括焊盘图案和覆盖焊盘图案的侧壁和下表面的衬里图案。所述电阻器主体从所述衬里图案横向地延伸。所述焊盘图案包括与所述电阻器主体和所述衬里图案不同的材料。
-
公开(公告)号：CN106803508A
公开(公告)日：2017-06-06
申请号：CN201611035683.X
申请日：2016-11-18
Applicant: 三星电子株式会社
IPC: H01L27/108 , H01L27/11 , H01L27/115 , H01L23/488
CPC classification number: H01L23/562 , H01L23/5226 , H01L23/5283 , H01L23/544 , H01L27/11524 , H01L27/11556 , H01L27/1157 , H01L27/11582 , H01L28/00 , H01L2223/5446 , H01L27/108 , H01L23/488 , H01L27/11 , H01L27/115
Abstract: 提供了三维(3D)半导体装置。3D半导体装置可以包括：基底，包括芯片区域和划线区域；单元阵列结构，包括三维地布置在基底的芯片区域上的存储器单元；堆叠结构，设置在基底的划线区域上，包括竖直地并交替地堆叠的第一层和第二层；多个竖直结构，沿与基底的顶表面垂直的竖直方向延伸并穿透堆叠结构。
-
公开(公告)号：CN110571222B
公开(公告)日：2024-10-29
申请号：CN201910454955.7
申请日：2019-05-29
Applicant: 三星电子株式会社
IPC: H10B41/27
Abstract: 提供了一种三维半导体器件，所述三维半导体器件包括：下部结构；位于所述下部结构上的堆叠结构，所述堆叠结构包括：下组，所述下组包括在垂直方向上堆叠并且彼此间隔开的栅电极，以及上组，所述上组包括在所述垂直方向上堆叠并且彼此间隔开的栅电极，所述下组和所述上组在所述垂直方向上堆叠；以及垂直结构，所述垂直结构穿过所述堆叠结构。所述垂直结构可以包括垂直芯图案、位于所述垂直芯图案中的垂直缓冲部分以及垂直半导体层。所述垂直结构可以包括穿过所述下组的下垂直部分和穿过所述上组的上垂直部分，所述下垂直部分的上部区域的宽度大于所述上垂直部分的下部区域的宽度。所述垂直缓冲部分位于所述下垂直部分中并位于所述上垂直部分下方。
-
-
-
-
-
-
-
-
-
Search Results
37
records
(took 0.026 seconds)
