公开(公告)号：CN109148462A

公开(公告)日：2019-01-04

申请号：CN201810677598.6

申请日：2018-06-27

Applicant: 三星电子株式会社

Inventor： 尹壮根 ,  黄盛珉 ,  任峻成 ,  具教一 ,  赵厚成 ,  金善煐 ,  柳铁 ,  尹在璇

IPC: H01L27/11556 ,  H01L27/11582

Abstract: 公开了一种三维半导体存储器装置，其包括在衬底上在第一方向上排列的第一沟道组至第三沟道组。第一沟道组至第三沟道组在衬底上沿着第二方向彼此间隔开。第一沟道组至第三沟道组中的每一个包括在垂直于衬底的顶表面的第三方向上延伸的多个竖直沟道。第一沟道组和第二沟道组在第二方向上彼此邻近并且在第二方向上以第一距离间隔开。第二沟道组和第三沟道组在第二方向上彼此邻近并且以小于第一距离的第二距离间隔开。

公开(公告)号：CN111142327A

公开(公告)日：2020-05-12

申请号：CN201911074748.5

申请日：2019-11-05

Applicant: 三星电子株式会社

Inventor： 李洙龙 ,  姜奉秀 ,  具教一 ,  金相兑 ,  郑刚珉

IPC: G03F1/72

Abstract: 一种制造半导体器件的方法包括：设计布局；基于所述布局形成光掩模；校正所述光掩模的透光率；以及使用具有校正后的透光率的光掩模来执行光刻工艺以在衬底上形成图案。校正所述光掩模的透光率包括：通过捕获穿过所述光掩模的光来创建强度图；对所述布局进行仿真以创建虚拟强度图；以及基于所述强度图和所述虚拟强度图来校正所述光掩模的掩模衬底的透光率。

公开(公告)号：CN111142327B

公开(公告)日：2024-05-14

申请号：CN201911074748.5

申请日：2019-11-05

Applicant: 三星电子株式会社

Inventor： 李洙龙 ,  姜奉秀 ,  具教一 ,  金相兑 ,  郑刚珉

IPC: G03F1/72

Abstract: 一种制造半导体器件的方法包括：设计布局；基于所述布局形成光掩模；校正所述光掩模的透光率；以及使用具有校正后的透光率的光掩模来执行光刻工艺以在衬底上形成图案。校正所述光掩模的透光率包括：通过捕获穿过所述光掩模的光来创建强度图；对所述布局进行仿真以创建虚拟强度图；以及基于所述强度图和所述虚拟强度图来校正所述光掩模的掩模衬底的透光率。

公开(公告)号：CN109148462B

公开(公告)日：2024-03-29

申请号：CN201810677598.6

申请日：2018-06-27

Applicant: 三星电子株式会社

Inventor： 尹壮根 ,  黄盛珉 ,  任峻成 ,  具教一 ,  赵厚成 ,  金善煐 ,  柳铁 ,  尹在璇

IPC: H10B41/27 ,  H10B41/10 ,  H10B41/35 ,  H10B43/27 ,  H10B43/10 ,  H10B43/35

Abstract: 公开了一种三维半导体存储器装置，其包括在衬底上在第一方向上排列的第一沟道组至第三沟道组。第一沟道组至第三沟道组在衬底上沿着第二方向彼此间隔开。第一沟道组至第三沟道组中的每一个包括在垂直于衬底的顶表面的第三方向上延伸的多个竖直沟道。第一沟道组和第二沟道组在第二方向上彼此邻近并且在第二方向上以第一距离间隔开。第二沟道组和第三沟道组在第二方向上彼此邻近并且以小于第一距离的第二距离间隔开。