-
-
公开(公告)号：CN108022928B
公开(公告)日：2023-04-07
申请号：CN201710983668.6
申请日：2017-10-20
Applicant: 三星电子株式会社
Abstract: 本公开涉及垂直存储器件及制造其的方法。一种垂直存储器件包括具有下半导体图案结构和上半导体图案的第一结构以及围绕第一结构的侧壁的多个栅电极，下半导体图案结构填充衬底上的凹陷并在基本上垂直于衬底的上表面的第一方向上从衬底的上表面突出，下半导体图案结构包括顺序堆叠的第一未掺杂半导体图案、掺杂半导体图案和第二未掺杂半导体图案，并且掺杂半导体图案的下表面低于衬底的上表面，上半导体图案在下半导体图案结构上在第一方向上延伸，所述多个栅电极分别在多个层处从而在第一方向上彼此间隔开。
-
公开(公告)号：CN108807409B
公开(公告)日：2021-08-24
申请号：CN201810386342.X
申请日：2018-04-26
Applicant: 三星电子株式会社
IPC: H01L27/11551 , H01L27/11526 , H01L27/11521 , H01L27/11578 , H01L27/11573 , H01L27/11568
Abstract: 本发明提供一种半导体装置，其可包括衬底、包含堆叠在衬底上的电极的电极结构、穿透至少部分电极结构的上部半导体图案以及位于衬底与上部半导体图案之间的下部半导体图案。上部半导体图案包含间隙填充部分以及从间隙填充部分在远离衬底的方向上延伸的侧壁部分，下部半导体图案包含凹形顶部表面，间隙填充部分填充由凹形顶部表面所包封的区域，间隙填充部分的顶部表面具有朝向衬底变形的圆形形状，且侧壁部分的厚度小于间隙填充部分的厚度。
-
公开(公告)号：CN109216366A
公开(公告)日：2019-01-15
申请号：CN201810736733.X
申请日：2018-07-06
Applicant: 三星电子株式会社
IPC: H01L27/11551 , H01L27/11524 , H01L27/1157 , H01L27/11578
Abstract: 本公开提供了一种三维半导体器件及其制造方法，该半导体器件包括：在基板上的下层结构，下层结构在基板的第一区域和第二区域上具有不同的厚度，该下层结构包括在顶部的电极层和在其下面的绝缘层；蚀刻停止层，在下层结构上；上层结构，在蚀刻停止层上，该蚀刻停止层对于上层结构和下层结构具有蚀刻选择性；第一接触插塞和第二接触插塞，分别填充限定在第一区域和第二区域上的上层结构和蚀刻停止层中的第一开口和第二开口并分别接触下层结构的对应的电极层，使得第一接触插塞和第二接触插塞中的一个与第一接触插塞和第二接触插塞的另一个相比相对于蚀刻停止层的底部向下延伸得更远。
-
公开(公告)号：CN108807409A
公开(公告)日：2018-11-13
申请号：CN201810386342.X
申请日：2018-04-26
Applicant: 三星电子株式会社
IPC: H01L27/11551 , H01L27/11526 , H01L27/11521 , H01L27/11578 , H01L27/11573 , H01L27/11568
Abstract: 本发明提供一种半导体装置，其可包括衬底、包含堆叠在衬底上的电极的电极结构、穿透至少部分电极结构的上部半导体图案以及位于衬底与上部半导体图案之间的下部半导体图案。上部半导体图案包含间隙填充部分以及从间隙填充部分在远离衬底的方向上延伸的侧壁部分，下部半导体图案包含凹形顶部表面，间隙填充部分填充由凹形顶部表面所包封的区域，间隙填充部分的顶部表面具有朝向衬底变形的圆形形状，且侧壁部分的厚度小于间隙填充部分的厚度。
-
Patent Agency Ranking
公开(公告)号：CN108022928A
公开(公告)日：2018-05-11
申请号：CN201710983668.6
申请日：2017-10-20
Applicant: 三星电子株式会社
IPC: H01L27/11517 , H01L27/11563
Abstract: 本公开涉及垂直存储器件及制造其的方法。一种垂直存储器件包括具有下半导体图案结构和上半导体图案的第一结构以及围绕第一结构的侧壁的多个栅电极，下半导体图案结构填充衬底上的凹陷并在基本上垂直于衬底的上表面的第一方向上从衬底的上表面突出，下半导体图案结构包括顺序堆叠的第一未掺杂半导体图案、掺杂半导体图案和第二未掺杂半导体图案，并且掺杂半导体图案的下表面低于衬底的上表面，上半导体图案在下半导体图案结构上在第一方向上延伸，所述多个栅电极分别在多个层处从而在第一方向上彼此间隔开。
-
公开(公告)号：CN107993996A
公开(公告)日：2018-05-04
申请号：CN201711012306.9
申请日：2017-10-26
Applicant: 三星电子株式会社
IPC: H01L23/40 , H01L21/822 , H01L21/02
CPC classification number: H01L27/11582 , H01L21/31111 , H01L21/76224 , H01L23/528 , H01L27/11565 , H01L27/11568 , H01L27/1157 , H01L29/0649 , H01L29/1037 , H01L29/40117 , H01L29/513 , H01L29/518 , H01L23/4012 , H01L21/022 , H01L21/8221
Abstract: 一种半导体器件包括在衬底上垂直地一个堆叠在另一个顶部的字线、字线之间的绝缘图案、连接到衬底的垂直柱、以及字线侧面处的在衬底上的剩余牺牲图案。垂直柱穿透字线和绝缘图案。绝缘图案的每个包括字线之间的第一部分以及从第一部分延伸并在剩余牺牲图案之间的第二部分。第一部分的第一厚度小于第二部分的第二厚度。
-
公开(公告)号：CN107768446A
公开(公告)日：2018-03-06
申请号：CN201710722606.X
申请日：2017-08-22
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L29/423 , H01L29/06 , H01L29/10
CPC classification number: H01L29/0653 , H01L27/1157 , H01L27/11582 , H01L29/402 , H01L29/408 , H01L29/7827 , H01L29/0684 , H01L29/1037 , H01L29/42356 , H01L29/42364
Abstract: 一种半导体器件可以包括：交替堆叠在衬底上的栅电极和层间绝缘层、穿透栅电极和层间绝缘层的沟道层、在栅电极与沟道层之间的栅极电介质层、填充沟道层的内部的至少一部分的填充绝缘体、在沟道层与填充绝缘体之间并且包括高k材料和/或金属的电荷固定层、以及连接到沟道层并在填充绝缘体上的导电焊盘。导电焊盘可以与电荷固定层物理分离。
-
公开(公告)号：CN1905214A
公开(公告)日：2007-01-31
申请号：CN200610107584.8
申请日：2006-07-27
Applicant: 三星电子株式会社
IPC: H01L29/788 , H01L27/105 , H01L21/336 , H01L21/8239
Abstract: 一种非易失性存储器件，包括横跨半导体衬底的有源区形成的浮置栅，以及在浮置栅上形成的控制栅电极。在浮置栅和有源区之间形成绝缘图形，使得绝缘图形接触浮置栅的底边缘和侧壁。
-
公开(公告)号：CN109148463B
公开(公告)日：2023-11-28
申请号：CN201810626305.1
申请日：2018-06-15
Applicant: 三星电子株式会社
Abstract: 多个栅电极在垂直于衬底的上表面的方向上堆叠在衬底的上表面上。沟道区域穿过多个栅电极以垂直于衬底的上表面延伸。栅极介电层包括顺序地设置在沟道区域和多个栅电极之间的隧穿层、电荷存储层和阻挡层。电荷存储层包括多个掺杂元素原子和由多个掺杂元素原子生成的多个深能级陷阱。多个掺杂元素原子的浓度分布在电荷存储层的厚度方向上是不均匀的。
-
-
-
-
-
-
-
-
-
Search Results
39
records
(took 0.023 seconds)
