公开(公告)号：CN1905214A

公开(公告)日：2007-01-31

申请号：CN200610107584.8

申请日：2006-07-27

Applicant: 三星电子株式会社

Inventor： 吴东妍 ,  崔定爀 ,  宋在爀 ,  林种光 ,  安宰永 ,  黄棋铉 ,  金振均 ,  金泓奭

IPC: H01L29/788 ,  H01L27/105 ,  H01L21/336 ,  H01L21/8239

Abstract: 一种非易失性存储器件，包括横跨半导体衬底的有源区形成的浮置栅，以及在浮置栅上形成的控制栅电极。在浮置栅和有源区之间形成绝缘图形，使得绝缘图形接触浮置栅的底边缘和侧壁。

公开(公告)号：CN101567213A

公开(公告)日：2009-10-28

申请号：CN200910133553.3

申请日：2009-04-14

Applicant: 三星电子株式会社

Inventor： 吴东妍 ,  李云京 ,  宋在爀 ,  李昌燮

IPC: G11C11/40 ,  G11C16/04 ,  G11C16/10

CPC classification number: G11C16/0483 ,  G11C16/10

Abstract: 本发明提供了一种闪速存储器件及其操作方法，该闪速存储器件包括NAND单元单位的块，块中的每个NAND单元单位包括由n个字线控制的n个存储器单元晶体管MC，并且串联连接在与位线连接的串选择晶体管SST和接地选择晶体管GST之间。在向所选择的字线WL 施加编程电压Vpgm的同时，向更靠近接地选择晶体管GST的附近的未被选择的字线施加截止电压Vss，以将第一局部沟道Ch1与第二局部沟道Ch2隔离。随着所选择的字线WL 的位置i增大而靠近SST，第二沟道电势Vch2趋于过度增大，这导致了误差。通过只在所选择的字线WL 的位置i等于或大于预定(存储的)位置编号x时，更改施加到串选择线(SSL)和/或位线(BL)的电压、或者施加到未被选择的字线(WL 至WL )的通过电压Vpass，来防止Vch2的过度增大。如果执行步增脉冲编程(ISPP)，则仅在ISPP循环计数j等于或大于预定(存储的)临界循环数量y时更改所施加的电压。

公开(公告)号：CN101165903B

公开(公告)日：2012-02-29

申请号：CN200710181854.4

申请日：2007-10-19

Applicant: 三星电子株式会社

Inventor： 吴东妍 ,  宋在爀 ,  李昌燮 ,  李昌炫 ,  金铉宰

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L27/11521 ,  H01L21/26586 ,  H01L27/115 ,  H01L27/11524

Abstract: 非易失性存储器件包括在半导体衬底上的串选择栅极和地选择栅极，以及在串选择栅极和地选择栅极之间的衬底上的多个存储单元栅极。在多个存储单元栅极中的各个存储单元栅极之间，第一杂质区延伸到衬底中直至第一深度。在串选择栅极和与其紧邻的多个存储单元栅极中的第一个存储单元栅极之间、以及地选择栅极和与其紧邻的多个存储单元栅极中的最后一个存储单元栅极之间，第二杂质区延伸到衬底中直至大于第一深度的第二深度。还说明了相关制造方法。

公开(公告)号：CN101165903A

公开(公告)日：2008-04-23

申请号：CN200710181854.4

申请日：2007-10-19

Applicant: 三星电子株式会社

Inventor： 吴东妍 ,  宋在爀 ,  李昌燮 ,  李昌炫 ,  金铉宰

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L27/11521 ,  H01L21/26586 ,  H01L27/115 ,  H01L27/11524

Abstract: 非易失性存储器件包括在半导体衬底上的串选择栅极和地选择栅极，以及在串选择栅极和地选择栅极之间的衬底上的多个存储单元栅极。在多个存储单元栅极中的各个存储单元栅极之间，第一杂质区延伸到衬底中直至第一深度。在串选择栅极和与其紧邻的多个存储单元栅极中的第一个存储单元栅极之间、以及地选择栅极和与其紧邻的多个存储单元栅极中的最后一个存储单元栅极之间，第二杂质区延伸到衬底中直至大于第一深度的第二深度。还说明了相关制造方法。

公开(公告)号：CN101587747A

公开(公告)日：2009-11-25

申请号：CN200910203082.9

申请日：2009-05-19

Applicant: 三星电子株式会社

Inventor： 吴东妍 ,  李云京 ,  李丞哲

IPC: G11C16/02 ,  G11C16/10 ,  G11C5/00 ,  G06F1/00 ,  G06F17/00

CPC classification number: G11C16/10 ,  G11C16/0483 ,  G11C16/3454

Abstract: 本发明公开了一种NAND闪速存储器器件及其制造方法。一种集成电路包括NAND串，该NAND串包括位于串联连接的存储器贮存单元MC的任一末端的串选择晶体管SST和地选择晶体管GST。存储器贮存单元的每个是具有浮置栅的存储器晶体管，并且串选择晶体管SST和地选择晶体管GST中的至少一个是具有浮置栅的存储器晶体管。可编程的串选择晶体管SST和地选择晶体管GST的阈值电压Vth是可变的和用户可控的，并不需要在制造过程中通过注入来创建。存储块中的可编程的串选择晶体管SST和地选择晶体管GST中的每个可以用于存储随机数据，由此增大了闪速存储器器件的存储器贮存能力。

公开(公告)号：CN101635171A

公开(公告)日：2010-01-27

申请号：CN200910160933.6

申请日：2009-07-24

Applicant: 三星电子株式会社

Inventor： 吴东妍 ,  李云京

IPC: G11C16/02 ,  G11C7/00 ,  H01L27/115 ,  H01L23/52

CPC classification number: G11C16/3454 ,  G11C16/0483 ,  G11C16/10 ,  H01L27/11551 ,  H01L27/11556

Abstract: 本发明提供一种非易失性半导体器件和包括该器件的存储器系统。该非易失性半导体存储器件包括垂直阵列结构，该垂直阵列结构包括位线和在与位线相同的方向上布置的源线，每个源线对应于位线，以及在每个位线和源线对之间垂直形成的存储器单元串。多个存储器单元串可以在垂直方向上堆叠，并且相邻的存储器单元串可以共享位线或源线。