公开(公告)号：CN115835648A

公开(公告)日：2023-03-21

申请号：CN202211121681.8

申请日：2022-09-15

Applicant: 三星电子株式会社

Inventor： 姜相敏 ,  金亨俊 ,  张祐赈

IPC: H10B43/35 ,  H10B43/27 ,  H10B41/35 ,  H10B41/27

Abstract: 一种制造集成电路设备的方法包括：在半导体衬底上形成模具堆叠，该模具堆叠包括交替地布置的多个绝缘层和多个模具层。在模具堆叠上形成包括开口的掩膜图案。通过去除通过开口暴露的模具堆叠来形成沟道孔。牺牲膜形成在通过沟道孔暴露的模具堆叠的侧壁上。对牺牲膜和模具堆叠执行氧化工艺，以将牺牲膜转换为牺牲氧化膜。执行刻蚀工艺以去除牺牲氧化膜。

公开(公告)号：CN112310110A

公开(公告)日：2021-02-02

申请号：CN202010744122.7

申请日：2020-07-29

Applicant: 三星电子株式会社

Inventor： 金斐悟 ,  金侑瞋 ,  南泌旭 ,  孙荣鲜 ,  安敬源 ,  尹柱美 ,  张祐赈

IPC: H01L27/1157 ,  H01L27/11582 ,  H01L29/792

Abstract: 一种垂直存储器装置包括：沟道，其在衬底上在垂直方向上延伸；电荷存储结构，其在沟道的外侧壁上并且包括在水平方向上顺序地堆叠的隧道绝缘图案、电荷俘获图案和第一阻挡图案；以及在垂直方向上彼此间隔开的栅电极，每一个栅电极围绕电荷存储结构。电荷存储结构包括电荷俘获图案，每一个电荷俘获图案在水平方向上面向栅电极之一。每一个电荷俘获图案的面向隧道绝缘图案的内侧壁在垂直方向上的长度小于其面向第一阻挡图案的外侧壁在垂直方向上的长度。

公开(公告)号：CN115768125A

公开(公告)日：2023-03-07

申请号：CN202211037446.2

申请日：2022-08-26

Applicant: 三星电子株式会社

Inventor： 姜相敏 ,  金亨俊 ,  李相受 ,  张祐赈 ,  崔铜成

IPC: H10B43/50 ,  H10B43/00

Abstract: 一种半导体器件和制造该半导体器件的方法。该方法可以包括：形成模制堆叠体，该模制堆叠体包括与多个牺牲层交替地布置的多个绝缘层；通过顺序地图案化模制堆叠体来形成初步焊盘部分；形成单元接触孔，该单元接触孔延伸穿过初步焊盘部分和牺牲层部分；通过横向扩展初步焊盘部分和牺牲层部分来形成第一延伸部分和多个第二延伸部分；在第一延伸部分中形成第一绝缘衬层和牺牲环图案；在第二延伸部分中形成氧化物衬层和绝缘环图案；在单元接触孔内形成牺牲插塞；以及用栅电极替换牺牲层，并且用焊盘部分替换初步焊盘部分、第一绝缘衬层和牺牲环图案。

公开(公告)号：CN107993996A

公开(公告)日：2018-05-04

申请号：CN201711012306.9

申请日：2017-10-26

Applicant: 三星电子株式会社

Inventor： 张炳铉 ,  刘东哲 ,  张祐赈 ,  安宰永 ,  梁俊圭

IPC: H01L23/40 ,  H01L21/822 ,  H01L21/02

CPC classification number: H01L27/11582 ,  H01L21/31111 ,  H01L21/76224 ,  H01L23/528 ,  H01L27/11565 ,  H01L27/11568 ,  H01L27/1157 ,  H01L29/0649 ,  H01L29/1037 ,  H01L29/40117 ,  H01L29/513 ,  H01L29/518 ,  H01L23/4012 ,  H01L21/022 ,  H01L21/8221

Abstract: 一种半导体器件包括在衬底上垂直地一个堆叠在另一个顶部的字线、字线之间的绝缘图案、连接到衬底的垂直柱、以及字线侧面处的在衬底上的剩余牺牲图案。垂直柱穿透字线和绝缘图案。绝缘图案的每个包括字线之间的第一部分以及从第一部分延伸并在剩余牺牲图案之间的第二部分。第一部分的第一厚度小于第二部分的第二厚度。

公开(公告)号：CN112310110B

公开(公告)日：2025-01-24

申请号：CN202010744122.7

申请日：2020-07-29

Applicant: 三星电子株式会社

Inventor： 金斐悟 ,  金侑瞋 ,  南泌旭 ,  孙荣鲜 ,  安敬源 ,  尹柱美 ,  张祐赈

IPC: H10B43/35 ,  H10B43/27 ,  H10D30/69

Abstract: 一种垂直存储器装置包括：沟道，其在衬底上在垂直方向上延伸；电荷存储结构，其在沟道的外侧壁上并且包括在水平方向上顺序地堆叠的隧道绝缘图案、电荷俘获图案和第一阻挡图案；以及在垂直方向上彼此间隔开的栅电极，每一个栅电极围绕电荷存储结构。电荷存储结构包括电荷俘获图案，每一个电荷俘获图案在水平方向上面向栅电极之一。每一个电荷俘获图案的面向隧道绝缘图案的内侧壁在垂直方向上的长度小于其面向第一阻挡图案的外侧壁在垂直方向上的长度。

公开(公告)号：CN107993996B

公开(公告)日：2023-04-18

申请号：CN201711012306.9

申请日：2017-10-26

Applicant: 三星电子株式会社

Inventor： 张炳铉 ,  刘东哲 ,  张祐赈 ,  安宰永 ,  梁俊圭

IPC: H01L23/40 ,  H01L21/822 ,  H01L21/02

Abstract: 一种半导体器件包括在衬底上垂直地一个堆叠在另一个顶部的字线、字线之间的绝缘图案、连接到衬底的垂直柱、以及字线侧面处的在衬底上的剩余牺牲图案。垂直柱穿透字线和绝缘图案。绝缘图案的每个包括字线之间的第一部分以及从第一部分延伸并在剩余牺牲图案之间的第二部分。第一部分的第一厚度小于第二部分的第二厚度。

公开(公告)号：CN109817725A

公开(公告)日：2019-05-28

申请号：CN201811343029.4

申请日：2018-11-12

Applicant: 三星电子株式会社

Inventor： 张祐赈 ,  卢英辰 ,  梁俊圭 ,  金斐悟 ,  安敬源

IPC: H01L29/792 ,  H01L27/11582 ,  H01L27/115

Abstract: 一种半导体器件包括在基板上的包含层间绝缘层和栅电极在内的竖直堆叠结构。阻挡电介质区设置在堆叠结构中的开口的侧壁上。提供了侧向杂质区，在阻挡电介质区和层间绝缘层之间以及在阻挡电介质区和栅电极之间延伸。还提供了下部杂质区，在阻挡电介质区和基板之间延伸。