-
公开(公告)号：CN110858623B
公开(公告)日：2024-02-02
申请号：CN201910782346.4
申请日：2019-08-23
Applicant: 三星电子株式会社
IPC: H10B63/00
Abstract: 一种可变电阻存储器件可以包括：沿第一方向延伸的多条第一导线；沿第二方向延伸的多条第二导线；多个存储单元，相对于自上而下的视图，每个存储单元在第一导线中的相应一条与第二导线中的相应一条之间的各交叉点处，每个存储单元包括夹在顶部电极和底部电极之间的可变电阻结构和开关元件；和第一电介质层，填充存储单元的开关元件之间的空间。第一电介质层的顶表面设置在存储单元的顶部电极的底表面和顶表面之间。
-
公开(公告)号：CN118829223A
公开(公告)日：2024-10-22
申请号：CN202410201528.9
申请日：2024-02-23
Applicant: 三星电子株式会社
Abstract: 提供了一种具有提高的可靠性的半导体存储器装置和一种电子系统。半导体存储器装置包括：单元衬底；模制堆叠件，其包括交替地堆叠在单元衬底上的模制绝缘层和栅电极；半导体层，其在与单元衬底的上表面相交的竖直方向上延伸，以穿过模制堆叠件；阻挡绝缘图案，其在半导体层与栅电极中的每一个之间；电荷存储层，其包括半导体层与阻挡绝缘图案之间的电荷俘获部分和半导体层与模制绝缘层中的每一个之间的第一电荷阻挡部分；以及隧道绝缘层，其在半导体层与电荷存储层之间，其中，第一电荷阻挡部分的氧浓度高于电荷俘获部分的氧浓度。
-
公开(公告)号：CN112397645A
公开(公告)日：2021-02-23
申请号：CN202010284475.3
申请日：2020-04-13
Applicant: 三星电子株式会社
IPC: H01L45/00 , H01L43/08 , H01L27/11514 , H01L27/11551 , H01L27/11578 , H01L27/11597
Abstract: 本公开提供了制造交叉点型半导体存储器件的方法。一种制造交叉点型半导体存储器件的方法包括：形成字线和单元堆叠，间隙在单元堆叠之间；在该间隙中形成下间隙填充绝缘体；在下间隙填充绝缘体上形成上间隙填充绝缘体；固化下间隙填充绝缘体和上间隙填充绝缘体以形成间隙填充绝缘体；以及在单元堆叠和间隙填充绝缘体上形成位线。下间隙填充工艺可以使用包括第一前驱体和第二前驱体的第一源气体执行，上间隙填充工艺可以使用包括第一前驱体和第二前驱体的第二源气体执行，在第一源气体中第一前驱体与第二前驱体的体积比可以大于15：1，在第二源气体中第一前驱体与第二前驱体的体积比可以小于15：1。
-
公开(公告)号：CN118900568A
公开(公告)日：2024-11-05
申请号：CN202410479295.9
申请日：2024-04-19
Applicant: 三星电子株式会社
Abstract: 一种半导体器件，包括：板层；栅电极，在板层上；层间绝缘层，与栅电极交替地堆叠；以及沟道结构，延伸到栅电极中，其中，沟道结构包括沟道填充层、至少部分地围绕沟道填充层的沟道层、在栅电极和沟道层之间的电荷存储层、在栅电极和电荷存储层之间的第一介电层、以及在沟道层和电荷存储层之间第二介电层，其中，沟道层包括第一凸形部分，该第一凸形部分从沟道层的与沟道填充层接触的侧面朝向沟道填充层延伸，并且其中，第一凸形部分的顶点处于第一方向上的第一高度处，该第一高度在一对相邻栅电极的高度之间。
-
公开(公告)号：CN118159031A
公开(公告)日：2024-06-07
申请号：CN202311670610.8
申请日：2023-12-07
Applicant: 三星电子株式会社
Abstract: 公开了一种集成电路装置和一种电子系统。所述集成电路装置包括：半导体衬底；多条导电线，其在半导体衬底上在水平方向上延伸并且在竖直方向上彼此重叠；多个绝缘层，其位于多条导电线中的成对的导电线之间并且在水平方向上延伸；以及沟道结构，其穿过多条导电线和多个绝缘层，其中，沟道结构包括核心绝缘层、位于核心绝缘层的侧壁和底表面上的沟道层、位于沟道层的外壁上的栅极绝缘层、以及位于栅极绝缘层的外壁上的铁电层。
-
Patent Agency Ranking
公开(公告)号：CN111009546A
公开(公告)日：2020-04-14
申请号：CN201910949959.2
申请日：2019-10-08
Applicant: 三星电子株式会社
Abstract: 本申请提供了一种可变电阻存储器装置及其制造方法，所述方法包括：在衬底上形成存储器单元的阵列，其中，各个存储器单元包括可变电阻结构和开关元件；以及形成覆盖开关元件的侧壁的侧壁绝缘层。形成侧壁绝缘层的步骤包括：向开关元件的暴露的侧壁供应硅源的预备步骤；以及执行工艺循环多次的主步骤，工艺循环包括供应硅源和供应反应气体。在预备步骤中供应硅源的持续时间长于在主步骤中的工艺循环中供应硅源的持续时间。
-
公开(公告)号：CN118265293A
公开(公告)日：2024-06-28
申请号：CN202311401219.8
申请日：2023-10-26
Applicant: 三星电子株式会社
Abstract: 一种非易失性存储器件，包括：衬底；模制结构，所述模制结构包括多个栅电极以及多个模制绝缘层，其中，所述多个栅电极以阶梯形状堆叠；沟道结构，所述沟道结构延伸穿过所述模制结构；单元接触，所述单元接触延伸穿过所述模制结构，所述单元接触连接到第一栅电极，所述单元接触不电连接到所述多个栅电极之中的第二栅电极，其中，所述第一栅电极包括延伸部、垂直厚度大于所述延伸部的垂直厚度的焊盘部、和将所述焊盘部电连接到所述单元接触的连接部，所述连接部的垂直厚度小于所述焊盘部的垂直厚度；以及一个或更多个第一绝缘环，所述一个或更多个第一绝缘环位于所述连接部上。
-
公开(公告)号：CN117998857A
公开(公告)日：2024-05-07
申请号：CN202310763121.0
申请日：2023-06-26
Applicant: 三星电子株式会社
Abstract: 提供了一种半导体装置和包括半导体装置的电子系统。所述半导体装置可以包括：栅极堆叠件，包括第一绝缘图案、与第一绝缘图案相邻的第二绝缘图案、与第二绝缘图案相邻的第三绝缘图案、在第一绝缘图案与第二绝缘图案之间的第一导电图案以及在第二绝缘图案与第三绝缘图案之间的第二导电图案；沟道层，在栅极堆叠件中延伸；隧道绝缘层，在沟道层上；以及第一数据存储图案和第二数据存储图案，在隧道绝缘层上。第一数据存储图案可以包括在第一绝缘图案与第二绝缘图案之间的第一外部部分以及在第一外部部分上的第一内部部分。
-
公开(公告)号：CN117641933A
公开(公告)日：2024-03-01
申请号：CN202310908347.5
申请日：2023-07-24
Applicant: 三星电子株式会社
Abstract: 提供一种半导体装置和电子系统，半导体装置包括：导电图案；绝缘图案；沟道膜，其在沟道孔内在竖直方向上延伸；电荷陷阱图案，其在沟道孔内在导电图案和沟道膜之间；隧穿介电膜，其在电荷陷阱图案和沟道膜之间；以及阻挡介电膜，其在导电图案和电荷陷阱图案之间以及绝缘图案和隧穿介电膜之间延伸。绝缘图案包括在竖直方向上与导电图案交叠的第一绝缘图案以及在横向方向上从第一绝缘图案朝着沟道膜突出到沟道孔中的第二绝缘图案。第一绝缘图案具有第一介电常数，第二绝缘图案具有低于第一介电常数的第二介电常数。
-
公开(公告)号：CN113921705A
公开(公告)日：2022-01-11
申请号：CN202110400679.3
申请日：2021-04-14
Applicant: 三星电子株式会社
IPC: H01L45/00
Abstract: 一种可变电阻存储装置包括：第一导电线，所述第一导电线在第一方向上延伸；第二导电线，所述第二导电线在第二方向上延伸并且在所述可变电阻存储装置的俯视图中与所述第一导电线交叉；以及单元结构，所述单元结构在所述俯视图中分别设置在所述第一导电线与所述第二导电线的交叉点处。每个所述单元结构包括开关图案、可变电阻图案以及设置在所述开关图案和所述第一导电线之间的第一电极，所述第一电极包含碳。每条所述第一导电线包括位于其上部的上图案，所述上图案包含金属氮化物。所述上图案与所述第一电极的底表面接触。
-
-
-
-
-
-
-
-
-
Search Results
20
records
(took 0.022 seconds)
