-
公开(公告)号：CN111009546A
公开(公告)日：2020-04-14
申请号：CN201910949959.2
申请日：2019-10-08
Applicant: 三星电子株式会社
Abstract: 本申请提供了一种可变电阻存储器装置及其制造方法，所述方法包括：在衬底上形成存储器单元的阵列，其中，各个存储器单元包括可变电阻结构和开关元件；以及形成覆盖开关元件的侧壁的侧壁绝缘层。形成侧壁绝缘层的步骤包括：向开关元件的暴露的侧壁供应硅源的预备步骤；以及执行工艺循环多次的主步骤，工艺循环包括供应硅源和供应反应气体。在预备步骤中供应硅源的持续时间长于在主步骤中的工艺循环中供应硅源的持续时间。
-
-
公开(公告)号：CN112397645A
公开(公告)日：2021-02-23
申请号：CN202010284475.3
申请日：2020-04-13
Applicant: 三星电子株式会社
IPC: H01L45/00 , H01L43/08 , H01L27/11514 , H01L27/11551 , H01L27/11578 , H01L27/11597
Abstract: 本公开提供了制造交叉点型半导体存储器件的方法。一种制造交叉点型半导体存储器件的方法包括：形成字线和单元堆叠，间隙在单元堆叠之间；在该间隙中形成下间隙填充绝缘体；在下间隙填充绝缘体上形成上间隙填充绝缘体；固化下间隙填充绝缘体和上间隙填充绝缘体以形成间隙填充绝缘体；以及在单元堆叠和间隙填充绝缘体上形成位线。下间隙填充工艺可以使用包括第一前驱体和第二前驱体的第一源气体执行，上间隙填充工艺可以使用包括第一前驱体和第二前驱体的第二源气体执行，在第一源气体中第一前驱体与第二前驱体的体积比可以大于15：1，在第二源气体中第一前驱体与第二前驱体的体积比可以小于15：1。
-
公开(公告)号：CN110858619B
公开(公告)日：2024-07-23
申请号：CN201910534229.6
申请日：2019-06-19
Applicant: 三星电子株式会社
Abstract: 一种可变电阻存储器件可以包括：存储单元，包括设置在衬底上的第一电极、设置在第一电极上的可变电阻图案和设置在可变电阻图案上的第二电极；选择图案，设置在存储单元上；以及覆盖结构，覆盖选择图案的侧壁。覆盖结构可以包括顺序堆叠在选择图案的至少一个侧壁上的第一覆盖图案和第二覆盖图案。第一覆盖图案可以是硅图案，第二覆盖图案可以包括氮化物。
-
公开(公告)号：CN110858623B
公开(公告)日：2024-02-02
申请号：CN201910782346.4
申请日：2019-08-23
Applicant: 三星电子株式会社
IPC: H10B63/00
Abstract: 一种可变电阻存储器件可以包括：沿第一方向延伸的多条第一导线；沿第二方向延伸的多条第二导线；多个存储单元，相对于自上而下的视图，每个存储单元在第一导线中的相应一条与第二导线中的相应一条之间的各交叉点处，每个存储单元包括夹在顶部电极和底部电极之间的可变电阻结构和开关元件；和第一电介质层，填充存储单元的开关元件之间的空间。第一电介质层的顶表面设置在存储单元的顶部电极的底表面和顶表面之间。
-
Patent Agency Ranking
公开(公告)号：CN116456722A
公开(公告)日：2023-07-18
申请号：CN202211596802.4
申请日：2022-12-12
Applicant: 三星电子株式会社
Abstract: 公开了一种三维半导体存储器装置和一种包括其的电子系统。半导体装置包括：衬底；单元阵列结构，其包括堆叠在衬底上的多个电极；竖直沟道结构，其穿过所述单元阵列结构并且连接至衬底；导电焊盘，其在竖直沟道结构的上部中；单元阵列结构上的层间绝缘层；位线，其在单元阵列结构上；位线接触件，其将位线电连接至导电焊盘；以及第一应力释放层，其在层间绝缘层的顶表面上在单元阵列结构与位线之间。第一应力释放层包括有机硅聚合物，并且第一应力释放层的碳浓度高于层间绝缘层的碳浓度。
-
公开(公告)号：CN110828368A
公开(公告)日：2020-02-21
申请号：CN201910604163.3
申请日：2019-07-05
Applicant: 三星电子株式会社
IPC: H01L21/764 , H01L27/24 , H01L45/00
Abstract: 提供了一种可变电阻式存储器装置，包括：第一电极线层，包括在第一方向上延伸并在衬底上彼此间隔开的第一电极线；第二电极线层，位于第一电极线层上方，并包括在与第一方向正交的第二方向上延伸并彼此间隔开的第二电极线；和存储器单元层，包括位于第一电极线层和第二电极线层之间的存储器单元。存储器单元的每一个包括选择装置层、中间电极层和可变电阻层。第一绝缘层位于第一电极线之间，第二绝缘层位于存储器单元之间，第三绝缘层位于第二电极线之间。第二绝缘层包括在存储器单元的侧表面上的气隙。
-
公开(公告)号：CN112397645B
公开(公告)日：2024-12-24
申请号：CN202010284475.3
申请日：2020-04-13
Applicant: 三星电子株式会社
Abstract: 本公开提供了制造交叉点型半导体存储器件的方法。一种制造交叉点型半导体存储器件的方法包括：形成字线和单元堆叠，间隙在单元堆叠之间；在该间隙中形成下间隙填充绝缘体；在下间隙填充绝缘体上形成上间隙填充绝缘体；固化下间隙填充绝缘体和上间隙填充绝缘体以形成间隙填充绝缘体；以及在单元堆叠和间隙填充绝缘体上形成位线。下间隙填充工艺可以使用包括第一前驱体和第二前驱体的第一源气体执行，上间隙填充工艺可以使用包括第一前驱体和第二前驱体的第二源气体执行，在第一源气体中第一前驱体与第二前驱体的体积比可以大于15：1，在第二源气体中第一前驱体与第二前驱体的体积比可以小于15：1。
-
公开(公告)号：CN109872967B
公开(公告)日：2024-06-11
申请号：CN201811285152.5
申请日：2018-10-31
Applicant: 三星电子株式会社
IPC: H01L21/768 , H01L23/538
Abstract: 提供了制造半导体装置的方法，所述方法包括：在目标层上顺序地形成第一硬掩模层、第二硬掩模层和光致抗蚀剂层；对光致抗蚀剂层进行图案化以形成光致抗蚀剂图案；将光致抗蚀剂图案用作蚀刻掩模顺序地对第二硬掩模层和第一硬掩模层进行图案化以形成第一硬掩模图案和位于第一硬掩模图案上的第二硬掩模图案；将第一硬掩模图案和第二硬掩模图案用作蚀刻掩模来蚀刻目标层，其中，第二硬掩模层包括掺杂杂质的非晶硅。
-
公开(公告)号：CN112397440A
公开(公告)日：2021-02-23
申请号：CN202010805333.7
申请日：2020-08-12
Applicant: 三星电子株式会社
IPC: H01L21/762 , H01L21/02
Abstract: 提供用于制造包括低k介电材料层的半导体器件的方法，其包括在包括半导体衬底的下部结构上形成具有第一开口的第一图案结构。第一图案结构包括堆叠图案和覆盖堆叠图案的至少一个侧表面的第一间隔体层。包括SiOCH材料的第一能流动材料层形成在第一间隔体层上以填充第一开口并覆盖第一图案结构的上部部分。对第一能流动材料层进行包括将气态氨催化剂供应到第一能流动材料层中的第一固化工艺以形成包括水的第一固化材料层。对第一固化材料层进行第二固化工艺以形成第一低k介电材料层。将第一低k介电材料层平坦化以形成平坦化的第一低k介电材料层。
-
-
-
-
-
-
-
-
-
Search Results
13
records
(took 0.019 seconds)
