-
公开(公告)号：CN116456722A
公开(公告)日：2023-07-18
申请号：CN202211596802.4
申请日：2022-12-12
Applicant: 三星电子株式会社
Abstract: 公开了一种三维半导体存储器装置和一种包括其的电子系统。半导体装置包括：衬底；单元阵列结构，其包括堆叠在衬底上的多个电极；竖直沟道结构，其穿过所述单元阵列结构并且连接至衬底；导电焊盘，其在竖直沟道结构的上部中；单元阵列结构上的层间绝缘层；位线，其在单元阵列结构上；位线接触件，其将位线电连接至导电焊盘；以及第一应力释放层，其在层间绝缘层的顶表面上在单元阵列结构与位线之间。第一应力释放层包括有机硅聚合物，并且第一应力释放层的碳浓度高于层间绝缘层的碳浓度。
-
公开(公告)号：CN119136555A
公开(公告)日：2024-12-13
申请号：CN202410062987.3
申请日：2024-01-16
Applicant: 三星电子株式会社
Abstract: 公开了一种三维半导体存储器件和电子系统。该三维半导体存储器件包括：堆叠结构，包括交替地堆叠在衬底上的层间介电层和栅电极；竖直沟道结构，穿透堆叠结构；以及分离结构，跨堆叠结构之间沿第一方向延伸。分离结构包括：第一部分，从衬底沿竖直方向延伸；以及第二部分，在第一部分上并且包括与第一部分的材料不同的材料。第二部分的顶表面在与竖直沟道结构的顶表面的水平相同的水平处。
-
公开(公告)号：CN118057929A
公开(公告)日：2024-05-21
申请号：CN202311506109.8
申请日：2023-11-13
Applicant: 三星电子株式会社
Abstract: 提供了一种半导体器件及其制造方法。所述半导体器件可以包括栅电极、延伸穿过所述栅电极的沟道、第一贯穿通路、第一分隔绝缘层、第二分隔绝缘层和绝缘图案，所述栅电极在衬底上沿第一方向彼此间隔开并且包括阶梯形状的焊盘。所述栅电极可以包括位于第一栅电极下方的第二栅电极。所述第一贯穿通路可以穿过并且电连接到所述第一栅电极的第一焊盘，穿过所述第二栅电极，并且包括连接到导电柱的连接部分。所述连接部分可以接触所述第一焊盘。所述第一分隔绝缘层可以位于所述连接部分的上表面上。所述第二分隔绝缘层可以位于所述连接部分的底表面上。所述绝缘图案可以位于所述第一贯穿通路与所述第二栅电极的侧壁之间。
-
公开(公告)号：CN116347891A
公开(公告)日：2023-06-27
申请号：CN202211560074.1
申请日：2022-12-06
Applicant: 三星电子株式会社
Abstract: 为了制造半导体器件，通过在衬底上逐一交替地堆叠多个第一膜和多个第二膜来形成结构。形成竖直孔以竖直地穿过该结构。形成含碳阻挡膜以共形地覆盖竖直孔的内侧壁。含碳阻挡膜与多个第一膜和多个第二膜中的一部分接触。在竖直孔中的含碳阻挡膜上形成牺牲金属膜。去除牺牲金属膜以暴露含碳阻挡膜。使用灰化工艺去除含碳阻挡膜。
-
-
-
Search Results
4
records
(took 0.019 seconds)
