公开(公告)号：CN118265293A

公开(公告)日：2024-06-28

申请号：CN202311401219.8

申请日：2023-10-26

Applicant: 三星电子株式会社

Inventor： 崔铜成 ,  金秉柱 ,  朴圆濬 ,  郑在珉 ,  千昌宪

IPC: H10B41/27 ,  H10B41/35 ,  H10B43/27 ,  H10B43/35 ,  G11C16/04

Abstract: 一种非易失性存储器件，包括：衬底；模制结构，所述模制结构包括多个栅电极以及多个模制绝缘层，其中，所述多个栅电极以阶梯形状堆叠；沟道结构，所述沟道结构延伸穿过所述模制结构；单元接触，所述单元接触延伸穿过所述模制结构，所述单元接触连接到第一栅电极，所述单元接触不电连接到所述多个栅电极之中的第二栅电极，其中，所述第一栅电极包括延伸部、垂直厚度大于所述延伸部的垂直厚度的焊盘部、和将所述焊盘部电连接到所述单元接触的连接部，所述连接部的垂直厚度小于所述焊盘部的垂直厚度；以及一个或更多个第一绝缘环，所述一个或更多个第一绝缘环位于所述连接部上。

公开(公告)号：CN117998857A

公开(公告)日：2024-05-07

申请号：CN202310763121.0

申请日：2023-06-26

Applicant: 三星电子株式会社

Inventor： 金秉柱 ,  崔铜成 ,  朴圆濬 ,  李烔和 ,  郑在珉 ,  千昌宪

IPC: H10B41/35 ,  H10B43/35

Abstract: 提供了一种半导体装置和包括半导体装置的电子系统。所述半导体装置可以包括：栅极堆叠件，包括第一绝缘图案、与第一绝缘图案相邻的第二绝缘图案、与第二绝缘图案相邻的第三绝缘图案、在第一绝缘图案与第二绝缘图案之间的第一导电图案以及在第二绝缘图案与第三绝缘图案之间的第二导电图案；沟道层，在栅极堆叠件中延伸；隧道绝缘层，在沟道层上；以及第一数据存储图案和第二数据存储图案，在隧道绝缘层上。第一数据存储图案可以包括在第一绝缘图案与第二绝缘图案之间的第一外部部分以及在第一外部部分上的第一内部部分。