用于在碳化硅衬底上制造接触的方法以及碳化硅半导体器件

    公开(公告)号:CN117594433A

    公开(公告)日:2024-02-23

    申请号:CN202310998505.0

    申请日:2023-08-09

    Abstract: 本公开涉及一种用于在SiC衬底上制造接触的方法,其中方法包括:提供晶体SiC衬底;对SiC衬底的表面区域中的晶体结构进行修改,并且由此在表面区域中生成富碳的SiC部分;通过将金属性接触材料沉积到包括富碳的SiC部分的表面区域上来在SiC衬底上形成接触层;以及对SiC衬底的富碳的SiC部分的至少一部分和接触层的至少一部分进行热退火,由此生成至少包括金属性接触材料、硅和碳的三元金属性相部分。更进一步地,描述了SiC半导体器件,其包括:晶体SiC衬底;和接触层,其包括直接与SiC衬底表面接触的三元金属性相部分。

    包括场阻止区的功率半导体二极管

    公开(公告)号:CN114188421A

    公开(公告)日:2022-03-15

    申请号:CN202111074092.4

    申请日:2021-09-14

    Abstract: 提出功率半导体二极管,其包括具有沿垂直方向彼此相对的第一主表面和第二主表面的半导体本体。半导体二极管还包括第一导电类型的阳极区。功率半导体二极管还包括第二导电类型的漂移区。漂移区布置在阳极区与第二主表面之间。功率半导体二极管还包括第二导电类型的场阻止区。场阻止区布置在漂移区和第二主表面之间。场阻止区沿垂直方向的掺杂剂浓度分布包括最大峰。功率半导体二极管还包括第一导电类型的注入区。注入区布置在场阻止区和第二主表面之间。pn结形成在注入区和场阻止区之间。功率半导体二极管还包括第二导电类型的阴极接触区。阴极接触区布置在场阻止区和第二主表面之间。pn结和最大峰之间的第一垂直距离的范围是从200nm至1500nm。

    竖向功率半导体器件和制造方法
    14.
    发明公开

    公开(公告)号:CN113937160A

    公开(公告)日:2022-01-14

    申请号:CN202110789572.2

    申请日:2021-07-13

    Abstract: 公开了竖向功率半导体器件和制造方法。提出了一种竖向功率半导体器件(100)。竖向功率半导体器件(100)包括半导体本体(102),半导体本体(102)包括半导体衬底(104)和在半导体衬底(104)上的半导体层(106)。半导体本体(102)具有第一主表面(1081)和沿着竖向方向(y)与第一主表面(1081)相对的第二主表面(1082)。竖向功率半导体器件(100)进一步包括在半导体本体(102)中的漂移区(110)。漂移区(110)的第一部分(1101)被布置在半导体衬底(104)中。漂移区(110)的第二部分(1102)被布置在半导体层(106)中。竖向功率半导体器件(100)进一步包括被布置在半导体衬底(104)中的场停止区(112),其中场停止区(112)的沿着竖向方向(y)取平均的掺杂浓度大于漂移区(110)的沿着竖向方向(y)取平均的掺杂浓度。

    功率半导体器件和生产功率半导体器件的方法

    公开(公告)号:CN119730355A

    公开(公告)日:2025-03-28

    申请号:CN202411342008.6

    申请日:2024-09-25

    Abstract: 本公开涉及功率半导体器件和生产功率半导体器件的方法。功率半导体二极管包括:具有第一传导类型的漂移区域的半导体本体;第一负载端子,在半导体本体的第一侧处并耦合到第二传导类型的阳极区域,阳极区域布置在半导体本体中并耦合到漂移区域;第二负载端子,在半导体本体的第二侧处并耦合到掺杂区域的第一传导类型的阴极区域和第二传导类型的短路区域两者,掺杂区域布置在半导体本体中并耦合到漂移区域。二极管被配置为在第一和第二负载端子之间传导负载电流,其第一路径穿过阳极、漂移和阴极区域中的每一个,其第二路径穿过阳极、漂移和短路区域中的每一个。至少一个电阻元件在第二负载电流路径内布置在半导体本体外部,展现具有正温度系数的电阻。

    包括有源二极管区域的半导体装置

    公开(公告)号:CN118016722A

    公开(公告)日:2024-05-10

    申请号:CN202311494385.7

    申请日:2023-11-09

    Abstract: 本发明涉及包括有源二极管区域的半导体装置,其包括:半导体主体,具有沿着垂直方向彼此相对的第一表面和第二表面。半导体装置还包括有源二极管区域,其包括:p掺杂阳极区,在半导体主体的第一表面邻接;n掺杂漂移区,被布置在阳极区和第二表面之间;以及n掺杂阴极接触区,与第二表面邻接。有源二极管区域还包括:p掺杂注入区,与第二表面和阴极接触区邻接。有源二极管区域还包括:p掺杂辅助区,被布置在漂移区和阴极接触区之间。辅助区包括第一子区和第二子区。在顶视图中,第一子区覆盖注入区的至少一部分,并且第二子区覆盖阴极接触区的至少一部分;辅助区包括:多个开口,在第二表面覆盖有源二极管区域的表面面积的0.1%到20%。

    具有铁电栅极堆叠的半导体器件
    20.
    发明公开

    公开(公告)号:CN115692484A

    公开(公告)日:2023-02-03

    申请号:CN202210897696.7

    申请日:2022-07-28

    Abstract: 公开了具有铁电栅极堆叠的半导体器件。一种半导体器件,包括SiC衬底和形成在SiC衬底中并且并联电连接以形成晶体管的多个晶体管单元。每个晶体管单元包括栅极结构,栅极结构包括栅极电极和将栅极电极与SiC衬底分离开的栅极电介质堆叠。栅极电介质堆叠包括铁电绝缘体。晶体管具有特定的工作温度范围,并且铁电绝缘体被利用掺杂材料掺杂,使得铁电绝缘体的居里温度在高于晶体管的特定的工作温度范围的范围内。还描述了生产半导体器件的对应的方法。

Patent Agency Ranking